FPGA新起点V1开发板(六-语法篇)——verilog简介+基础语法

一、什么是fpga

跟PLD的定义很像
fpga通俗的讲就是一个可以编程逻辑功能的芯片

二、HDL

就是硬件描述语言,主要是硬件的设计,和软件设计不一样

verilog和C的区别
一个串行,一个并行
着重理解的就是,一个并行的概念和硬件设计的概念

三、基础语法知识

3.1 基础知识

3.1.1 逻辑值

在这里插入图片描述
悬空状态,就是不知道是高电平、低电平还是处于低电平和高电平之间

3.1.2 数据类型

寄存器类型:reg 不能定义的时候赋初值,如果没初值,就是未知x
线网类型:wire 不能被赋值 与一个期间相连 没有时为高阻态
参数类型:(类似C语言里面的宏定义)
在这里插入图片描述

3.1.3 运算符

看了下,和C语言差不多

  • 6
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

周末不下雨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值