verilog实现边沿检测

verilog边沿检测

下例是基于mealy状态机实现信号上升沿检测

module edge_detect
(
  input wire clk,
  input wire rst_n,
  input wire level,  //检测信号
  output reg tick //输出信号
);
parameter zero = 1'b0,
          one = 1'b1;
reg state_c, state_n;

always@(posedge clk or negedge rst_n)begin
    if(!rst_n)
        state_c <= zero;
    else 
        state_c <= state_n;
end

always@(*)begin
    tick = 1'b0;
    state_n = state_c;
    csae(state_c)
        zero:
            if(level)begin
                tick = 1'b1;
                state_n = one;
                end
        one:
            if(~level)
                state_n = zero;
        default:
            state_n = zero;
    endcase
end
endmodule
  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值