过去了几天,在搞一些别的事情,就把这个耽搁了,也因为是初学者,这个版图也是自己根据原理图绘制的,版图画的不是非常美观。
2023/2/22,将版图重新绘制,在下方。
首先仍然是绘制原理图:
check and save检测是否有端口没有衔接好。
开始绘制版图:
线画的不太规整,这里我是将两个m为4的NMOS放在一起并用隔离环隔离,将上方的PMOS放在一起也用隔离环隔离,最后将下方的NMOS放在一起用隔离环隔离,首先要将m不为1的管子相互交叉,共用一端;然后将源端和源端连上线,这里我默认的是左源右漏。接下来就是连线,这里我用了M1与M2金属线,所有接口都是通过M2金属线接出去,M1线用来连接各自的源漏端,按照原理图一个一个连接起来,注意的是隔离环是有M1接触孔的,所以可以用M2接出去,或者从下面绕出去。
DRC验证:
经检查,都是面积与密度问题。
LVS验证:
出现笑脸,结果与原理图一致,通过;在这里我要说的是必须要保证端口在最上端的金属上,因为之前我把其中三个端口放在了M1金属上,剩下三个放在了M2金属上,导致LVS一致出现错误,通过翻译error,发现问题都是出现在端口连接上,开始我还检查了是不是端口命名有问题,最后才发现是因为没有同时将其接在M2金属上,这也是一个收获。
接下来我还会继续学习版图绘制,加油!
---------------------------------------------------------------------------------------------------------------------------------
2023/2/22
上面的版图绘制不太完美,所以花了半天时间又画了一个新的版图
成品如下:
这个版图面积比上一个面积小,并且只用到3层金属,差分对也按照差分对的匹配方法匹配,电流镜也是按照应有的匹配方式匹配
DRC顺利跑通
LVS顺利通过