Coding the missing blocks

编程现代FPGA比您想象的要容易得多。 对FPGA编程的步骤包括识别您实际上想要自己设计的设计的任何块，选择高级或硬件描述语言（HDL），在文本编辑器中编写代码，合成设计（稍后详细介绍），放置和路由设计，然后将设计加载到FPGA本身。 将设计加载到FPGA后，可能需要一个调试周期来修复功能错误。

bug和debug 的技术用语。bug也就是使计算机软件产生了一个不正确或者非法的结果，debug就是寻找，消除这个bug的过程。

在FPGA出现早期，只有HDL这种语言通过线和门来描述块。现在高级软件编程工具允许软件设计师在没有特殊硬件技能的情况下，指定系统的功能，编译他们的代码，并创建一个硬件描述文件用来载入FPGA设计中。这样的工具使得硬件工程师只需要一点点或者不需要提供支持去扩展FPGA的功能。

对于仍然需要更详细设计的块，设计者将使用HDL。Verilog是一种常见的HDL，用于为FPGA创建设计。 Verilog的语法与称为C的常用通用编程语言非常相似。但Verilog.VHDL和其他硬件描述语言不是定义在计算机上运行的程序，而是描述设计者想要在FPGA中创建的硬件——门、寄存器和线的互连网络。 您可以使用简单的文本编辑器以正确的语法编写Verilog程序。

当你编写完HDL设计后，下一步就是编译，通过综合工具将HDL设计转换为门网络，寄存器和线路，然后选择在FPGA中使用的们，寄存器和线，并创建一个在FPGA的配置文件。随后将代码映射到硬件中，在微处理器的程序中用过一定的指令进行执行。在此过程中，设计工具还可以连接软硬ip，只需要确定这块能否作为ip即可。