位拼接运算符

在Verilog HDL语言中的特殊运算符，位拼接运算符，Concatation。可以把两个或多个信号的某些位拼接起来。

{信号1的某几位，信号2的某几位，... ...}

把某些信号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号。

例如：

{a,b[3:0],w,3'b101}

或

{a,b[3],b[2],b[1],b[0],w,1'b1,1'b0,1'b}

在位拼接表达式中不允许存在没有指明位数的信号。这是因为在计算拼接信号位宽的大小时必须知道其中每个信号的位宽。

位拼接还可以用重复法来简化表达式。

{4{w}}等同于{w,w,w,w}

位拼接还可以用嵌套的方式来表达。

{b,{3{a,b}}}等同于{b,a,b,a,b,a,b}

用于重复的表达式，必须是常数表达式。

拼接操作符用大括号（{，}）来表示，用于将多个操作数（向量）拼接成新的操作数（向量），信号间用逗号隔开。

拼接符操作数必须指定位宽，常数的话也需要指定位宽。例如：

A = 4'b1010 ;

B = 1'b1 ;

Y1 = {B, A[3:2], A[0], 4'h3 };  //结果为Y1='b1100_0011

Y2 = {4{B}, 3'd4};  //结果为 Y2=7'b111_1100

Y3 = {32'{1'b0}};  //结果为 Y3=32h0，常用作寄存器初始化时匹配位宽的赋初值