矜持小梦的博客

SPI（串行外设接口Serial Peripheral Interface）用于串行外设接口通信的协议。主要应用于嵌入式系统的短距离通信，典型应用为闪存（Flash）或液晶显示接口。应用：手机、数码、液晶显示器、机顶盒高速、全双工、同步、串行、主从结构。并且该协议接口只需占用四根线，大大节约了芯片的管脚数量，同时为PCB（印制电路板 Printed Circuit Board）的布局布线提供了方便。正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议接口，比如AT91RM9200。

在例化双口 RAM 的时候，读写使能 renc/wenc 信号如果只是传入 rinc 和 winc 也能通过题目的波 形测试，但是仔细思考其实不对，此时如果是满的情况下有外部的写使能 winc，虽然写地址不变，但是对于 RAM 来讲写使能还是有效的，会覆盖数据，所以这里的 RAM 写使能信号 wenc = winc && (~wfull)，RAM 读使能 renc = rinc && (~rempty)，这样才能保证不会在空满情况下对RAM的误操作。在同步FIFO基础上，进行异步FIFO设计。

奇数分频比偶数分频复杂一些，当不要求分频的占空比时，对输入时钟clk上升沿计数，可以设置两个计数的翻转点，一个是(N-1)/2，一个是(N-1)，计数到(N-1)时输出时钟翻转且将计数器清零，假设计数器计数0~(N-1)/2区间输出低电平，则输出时钟的低电平有(N-1)/2 + 1个clk周期，高电平的计数是(N-1)/2+1 ~ (N-1)，共(N-1)/2个clk周期，可见不是50%占空比。

或者用 casex（sequence）：011xxx110：match

时钟抖动指的是两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关系，布线对其没有影响。时钟偏斜指的是由于布线长度以及负载不同，同一个时钟信号到达两个不同寄存器之间的时间差值，skew的定义就是到达的最长路径与到达的最短路径差值。当然，直接通过RTL检查"跨时钟域的同步设计" 很难做到100%覆盖的检查。Setup time violation：建立时间在静态时序分析时必须满足。保持时间（hold time）：指触发器的时钟信号。，数据稳定不变的时间。......

一般有这 些验证流程：IP 级验证、子系统级验证、SoC 级验证，除这些以外，还有 Low power 的 upf 验证(IEEE 低功耗设计验证标准）、FPGA 原型验证等多 种手段。多线程之间同步主要由 mailbox、event、semaphore 三种进行一个通信交互。

异步复位必须为边沿触发，题中rst为低有效，所以为下降沿检测 rst_n。T触发器，输入为1，输出取反，输入为0，输出保持。assign 将reg类型数据赋给wire类型。注：beign end中必须是reg类型。单目运算符（| ^ &）...............

build_phase是一个函数phase，而main_phase是一个任务phase，build_phase是不消耗仿真时间的。config_db的set和get函数都有四个参数，这两个函数的第三个参数必须完全一致，set函数的第四个参数表示要将哪个interface通过config_db传递给my_driver，get函数的第四个参数表示把得到的interface传递给哪个my_driver的成员变量。在这种情况下，端口上是只需要monitor的，所以driver和sqr可以不用实例化。......

PMOS管是空穴导电，NMOS管是电子导电，电子（负电荷）的迁移率约是空穴（正电荷）的2倍。所以PMOS需要更多的通道进行电子迁移，才能和NMOS管相同。f频率，vdd电压，cl电容。升压可提高性能，但同时功耗增加，温度升高，功耗增加。功能：输入高电平，输出为低电平，输入低电平，输出为高电平。为放电过程时间，当电阻电容越小，频率翻转更快。短路功耗：开关导通瞬间的电源和地之间形成短路。0-1为充电，1-0为放电过程。漏电功耗：二极管和晶体管漏电。4.数字组合电路逻辑器件。5.数字时序电路逻辑器件。......

在编写testbench过程中，如果激励中有一些重复的事件，可以考虑将这些语句编写成一个task1.Register相关位及其数值可以全局宏定义在reg_define.v中。2.相关路径可以全局宏定义在define_board.v中。3.系统重要变量的显示信息可以定义在display.v中。4.与Register相关的比较任务和报错任务可以编写成task定义在reg_cmp.v中。5.时钟周期参数的定义，一般局部定义，用parameter定义。......