看两张图
先贴一张PLL寄存器的图
再来一张CubeMX配置图,注意圈住的地方
可以看到PLLM、PLLN、PLLP共同决定了SYSTICK的频率
从左到右来看首先是PLLM,下面是官方数据手册给的介绍
可以看到这里限制住要使频率1-2MHz之间,并且PLLM自身介于2-63之间
PLLN官方手册介绍
VCO要在此处限制在192-432MHz之间,且PLLN范围为192-432,最上面配置图展示为STM32F427,其范围为50-432,所以此处有不同,不过我们只需要理解含义即可
PLLP官方手册介绍
最后就是PLLP,也是锁相环到SYSTICK的最后一个分频,此处决定了SYSTICK最终的频率,由上图官方手册可以看到PLLP只有四个取值,分别是2、4、6、8,且此处VCO限制为最大168MHz,也就是STM32F407的最大频率
PLLQ官方手册介绍
PLLQ由于本人几乎不用,所以只展示一下官方给的手册
注意:PLL只能设置一次,如果使用OTA和APP都是使用CubeMX生成时要避免两次配置PLL,否则会报错卡死。