ModelSim取消仿真时的showbase

已于 2022-11-17 10:45:06 修改
阅读量403 收藏 2
点赞数 2
分类专栏： FPGA ModelSim设置 文章标签： fpga开发
于 2022-11-17 10:43:23 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_59487432/article/details/127899228
版权

在仿真时经常因为showbase设置导致界面显示内容多少，且让界面显得繁杂，而且窗口改动只能一次改一个，所以一直想改成默认就不显示showbase

下面讲怎么设置取消showbase显示

进入ModelSim安装路径，找到modelsim.ini文件

 右键属性，取消只读，点击应用，点击确定

 由于改动位置和前一篇文章位置相近，所以直接用的前文图片，双击进入，编辑查找，查找内容输入DefaultRadix，查找下一个，找到DefaultRadix = ，下一排DefaultRadixFlags = ，后面就是设置是否显示showbase的下下一张图

 如这图所示

 删除showbase

 保存退出，设置文件为只读

效果显示

界面设置这里的show base变成灰色

 注意：modelsim.ini文件其他改动可能导致软件不可用，修改回去就行。

FPGA交流群：689408654

绯红姜梦
关注
专栏目录
modelsim联合仿真时不需要每次源程序更改后关闭modelsim重启仿真的方法
qq_33239106的博客
03-26 6848
在使用modelsim时，每次更改了源程序我都要关闭上一次的modelsim，才能重新仿真更改后的程序（刚开始学的时候，那个老师教的说这种方法只能每次关闭了，重新仿真），很麻烦。然后实在仿真次数太多了，实在受不了。然后就仔细研究了一下有没有不需要关闭modelsim的方法。不负有心人，找到啦！ ** 一；如何在不关闭modelsim的情况下对修改的程序进行仿真 ** 1.源程序修改，保存。我是用的quartus II ，每次修改完，我会编译一次。 2.modelsim 的界面，如下图（work在librar
使用Modelsim独立仿真Altera IP核
07-06
本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus。 1. 软件环境 使用的软件环境为 Win7...
modelsim退出仿真
最新发布
idbknsk的博客
05-20 577
2.点击end simulate。1.点击上方simulate。
modelsim一点仿真就闪退？别怪华为管家了！其实是stop/finish的原因
weixin_51944426的博客
06-09 3901
testbench里的$ stop 和 $finish 也许是你为啥modelsim闪退的原因！！！
Modelsim仿真
weixin_53888287的博客
05-28 131
用Modelsim仿真 代码 module fulladd(sum,c_out,a,b,c_in); output sum,c_out ; input a,b,c_in; wire s1, c1, c2 ; xor (s1,a,b) ; and (c1,a,b) ; xor (sum, s1,c_in) ; and (c2,s1,c_in) ; or(c_out,c2,c1) ; endmodule module test; wire sum,c_out;reg a,b,c_in; fulladd fadd
FPGA学习---Modelsim自动仿真
HXYDJ的博客
06-09 2103
FPGA中的Modelsim自动仿真，就是在Quartus II 软件中调用Modelsim软件进行仿真。用流水灯的工程演示一下自动仿真步骤。 首先打开led工程。 编译工程 代码没有错误，下面就可以生成仿真文件了。 工具栏中选择 Tools --- Options 打开的Options选项中选择 EDA Tool Options,然后在右边ModelSim的右边添加仿真软件的按照路径。 然后点击OK按钮，退出设置。 在工具栏中选择 Processi...
Modelsim独立仿真最新教程
08-10
Modelsim独立仿真最新教程主要针对的是使用Modelsim进行FPGA设计独立仿真的方法，而非依赖于集成开发环境如Quartus II。独立仿真能够提供更快的编译和连接速度，对于频繁进行仿真测试的开发者来说，这是一个显著的...
Modelsim时序仿真中遇到的三个问题
08-03
由于HDL设计中没有采用复位信号，系统的初始化完全依靠FPGA器件上电后各个寄存器的缺省状态，虽然在Quartus...无奈之下只好尝试对布局布线后的网表进行仿真，网表的功能仿真做对了，在尝试时序仿真时却遇到了几个问题。
ise与modelsim联合仿真失败
03-12
### ISE与ModelSim联合仿真的问题解析及解决方案 #### 一、问题背景 在进行数字电路设计的过程中，经常需要使用到ISE(Integrated Software Environment)和ModelSim两款工具来进行综合和仿真工作。ISE是由Xilinx公司...
inout口modelsim仿真
08-04
标题“inout口modelsim仿真”指向了在使用ModelSim软件环境下对FPGA进行inout端口仿真的一系列步骤和方法。ModelSim是一款功能强大的仿真工具，广泛应用于硬件描述语言（HDL），如Verilog或VHDL编写的电子系统设计的...
Modelsim仿真操作指导
zyp626的博客
02-14 1万+
本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题
FPGA学习笔记---Modelsim使用技巧总结
热门推荐
HXYDJ的博客
07-02 2万+
在学习FPGA时，需要经常在modelsim软件中观察波形，而modelsim波形显示界面在默认设置下看起来不是很方便。现在就总结一下如何在modelsim波形显示界面改变默认显示。 首先看一下默认波形显示界面 在窗口最左边显示的是波形名称，默认情况下是带路径显示，可以将路径显示取掉，只显示波形名称。 可以在菜单栏中选择Format---Toggle Leaf Names，也可以直接点窗口左下角灰色的按钮。这样波就不会显示路径，只显示名称了。 默认情况下左边波形名称的高度比较...
Modelsim仿真基本命令介绍
正在格式化……
12-06 5860
仿真命令vlib work // 建库（在该目录下建立一个work目录，请注意不要用操作系统来新建一个work的文件夹，因为用操作系统建立的work文件夹并没有ModelSim SE自动生成的_info文件） vmap work work // 映射（将目前的逻辑工作库work和实际工作库work映射对应） vlog *.v
ModelSim仿真流程
limanjihe的专栏
03-20 1269
1、 运行ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程； 2、 点击File->New->Project，在Project Name中我们输入建立的工程名，在Project Location中输入工程保存的路径，注意ModelSim不能为一个工程自动建立一个目录，这里我们最好是自己在Project Location中输入路径来为工程建立目录，
ModelSim仿真默认进制显示设置
m0_59487432的博客
11-17 3206
双击进入，编辑查找，查找内容输入DefaultRadix，查找下一个，找到DefaultRadix = ，这个后面的就是默认显示的进制，把前两排的unsigned复制粘贴如4，然后保存退出，把文件设置成只读。在观察波形图的时候，默认进制是16进制或者2进制都不方便观察，10进制最方便我们接收信息，虽然有些时候需要16进制和2进制显示，但这个时候可以单独设置。进入ModelSim安装路径，找到modelsim.ini文件。右键属性，取消只读，点击应用，点击确定。下面我说怎么设置这个10进制默认显示。
modelsim基本命令
crjmail的博客
11-11 1万+
以前在使用ModelSim进行仿真的时候，一直是使用其GUI进行操作的，但是这样很繁琐也很费时。故希望学习其自动化仿真do文件，下面是学习的一些总结。 一、编写基本的do文件 下面按照实际仿真的步骤来说明do文件中需要用到的各个tcl命令。 1、quit -sim ---- 退出原来的仿真工程； 2、cd ---- 设置工作目录的路径，就是仿真工程路径； 3、vlib work ---- 在工作目录下建立一个work目录，请注意不要用操作系统直接新建一个work的文件夹，因为用操作系统建立的work文件夹并
Modelsim的仿真之路（仿真工程的使用）
Smart_Devil的博客
10-31 5763
仿真工程的使用前言工程使用创建工程文件编译文件管理仿真配置结束 前言 上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真设置+元数据组成，其中元数据就是工程的一些设置数据，会以一个 .mpf 后缀的文件存在于指定路径，在这之中会包换：编译的设置，编译顺序还有文件的映射之类的。 开始今天的使用吧~ 工程使用 创建工程 将本篇使用到的文件放置到自己的工程路径下，然后选择菜单栏 File > New > Project
Modelsim导出数据的两种方法
w0shishabi的博客
11-09 1万+
目录1 方法1：使用Verilog系统函数1.1 需要用到的系统函数1.2 例子2 方法2：使用Modelsim指令2.1 需要用到的Modelsim命令2.2 Tcl函数编写3 附件 Modelsim保存与打开仿真波形的方式介绍了怎么保存波形，但是有时候我们需要保存仿真过程的数据进行matlab分析绘图。 Modelsim导出数据的集中方法： 1 方法1：使用Verilog系统函数 1.1 需要用到的系统函数 $fopen multi_channel_descriptor = $fopen("file
modelsim中testbench的编写总结
Dream Room
10-25 7728
1．激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。 方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。 eg： inout [0:0] bi_dir_port; wire [0:0] bi_dir_po
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

绯红姜梦

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值