静态时序分析—时钟偏斜（Clock Skew：Global Skew与Local Skew）

已于 2023-07-02 10:03:13 修改
阅读量2.1k 收藏 20
点赞数 2
分类专栏： Synopsys工具（ICC2+Starrc+PT） STA静态时序分析 文章标签： 后端 学习
于 2022-08-24 09:59:54 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61544122/article/details/126498047
版权

0fd8dac857654058ac844e5298b56af6.jpg

global skew指同时钟clock path最长与最短的差值，local skew指的是同时钟有timing check的两个寄存器clock path长度的差值，从定义上看，二者的关系似乎是global skew大于等于local skew，但事实是我们在分析timing violation的时候也能看到local skew大于global skew的情况。其原因就是global skew计算sink pin的最大差值，而local skew要看的不仅仅是sink pin，还有through pin。

如下图，global skew计算是在FF1/CK、FF2/CK、FF3/CK之间，它们是clock tree的sink pin，需要balance，而local skew却需要看是否有timing path，如果div_1与FF3之间有timing check，那么他们之间的local skew就一定比global skew要大。

f71959e5ef8b43679514aab0123a76b6.jpg

既然local skew直接影响到时序收敛，cts阶段有没有设置能约束工具优化local skew呢？ICC2就支持这样的设置。

set_app_options -name cts.common.enable_auto_skew_target_for_local_ske

了解本专栏 订阅专栏 解锁全文 超级会员免费看
拾陆楼
关注
  • 2
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
订阅专栏
geodesical_skew_divergence:PyTorch实现的α-大地偏斜散度
04-03
α-大地偏斜散度 正式的PyTorch实现“ 偏斜”。 [ ] 非对称偏斜发散通过将分布之一混合到由参数λ确定的程度来平滑另一个分布，从而平滑了其中一个分布。 这种散度是KL散度的近似值，KL散度不需要目标分布相对于源分布是绝对连续的。 本文提出了一种称为α-大地测量偏斜发散的偏斜发散的信息几何概括，并对其性质进行了研究。 安装 从PyPi $ pip install gs_divergence 来自GitHub $ git clone https://github.com/nocotan/geodesical_skew_divergence $ python setup.py install 用法 计算两个张量的差异 import torch from gs_divergence import gs_div a = torch . Tensor ([ 0.1 , 0.2 ,
解决Spark数据倾斜（DataSkew）的N种姿势
02-25
对Spark/Hadoop这样的大数据系统来讲，数据量大并不可怕，可怕的是数据倾斜。何谓数据倾斜？数据倾斜指的是，并行处理的数据集中，某一部分（如Spark或Kafka的一个Partition）的数据显著多于其它部分，从而使得该部分的处理速度成为整个数据集处理的瓶颈。在Spark中，同一个Stage的不同Partition可以并行处理，而具体依赖关系的不同Stage之间是串行处理的。假设某个SparkJob分为Stage0和Stage1两个Stage，且Stage1依赖于Stage0，那Stage0完全处理结束之前不会处理Stage1。而Stage0可能包含N个Task，这N个Task可以并行
Novel Maximum Likelihood Estimation of Clock Skew in One-Way Broadcast Time Synchronization
02-11
Clock skew compensation is essential for accurate time synchronization in wireless networks. However, contemporary clock skew estimation is based on inaccurate transmission time measurement, which makes credible estimation challenging. Based on one-way broadcast synchronization, this study presents a novel maximum likelihood estimation (MLE) with an innovative implementation to minimize the clock skew estimation error caused by delay. A multiple one-way broadcast model is developed for observati
prusa-mini-skew：针对Prusa Mini的偏斜问题的修复列表汇总
02-08
Prusa迷你歪斜 Prusa Mini的偏斜问题修复列表汇总。 将其存储在github中，以便在我发现新发现时继续完善它。 如果您想贡献，请提交PR。 偏斜修复 XY偏斜 当打印机的水平臂在Y轴上与下面的打印床不平行时，会发生这种情况。 它要么向前拉向打印机的前面，要么向后拉向打印机的后面。 这将影响打印件是否为正方形，即线条如何在床上水平打印。 由于床沿两条轨道的移动方式，垂直线应为正方形，但如果存在XY偏斜，则水平线将不会为正方形。 您可以通过以下方式进行测试：打印一些正方形并使用三角板，或者测量角对角并比较值。 我为此找到了两个修复程序... 请参阅 ，这些是您需要拧开以安装垫片的。 参考 XZ偏斜 当打印机的水平臂在X轴上与下面的打印床不平行时，会发生这种情况。 它要么朝着打印平台向下倾斜，要么朝着天花板向上倾斜。 这会影响第一层的校准，x轴的左侧将离打印床太近或太
使用DCM可以消除时钟Skew
07-31
本文主要介绍什么是DCM及如何使用DCM消除时钟Skew。
Clock Skew , Clock Uncertainty和 Period
weixin_30433075的博客
08-14 898
本文将介绍FPGA中和时钟有关的相关概念，阅读本文前需要对时序收敛的基本概念和建立、保持关系有一定了解，这些内容可以在时序收敛：基本概念，建立时间和保持时间（setup time 和 hold time）中找到。 系列目录 时序收敛：基本概念 建立时间和保持时间（setup time 和 hold time） OFFSET约束（OFFSET I...
时钟抖动（Clock Jitter）和时钟偏斜（Clock Skew）
Augusdi的专栏
03-18 2813
系统时序设计中对时钟信号的要求是非常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美，会出现抖动(Jitter)和偏移（Skew）问题。 所谓抖动(jitter)，就是指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。如下图所示： 除此之外，还有一种由于周期内信号...
FPGA问答系列--clock skew是影响时序收敛吗？
zhanghaijun2013的博客
06-11 706
如下图所示，图中左侧为建立时间时序报告，可以看到Clock Uncertainty，而右侧为保持时间时序报告，是没有Clock Uncertainty。A：这跟锯齿波的频谱有很大关系，如果我们画一下锯齿波的频谱，会发现它的频谱是很宽的，不像正弦波是单一的频点，所以当锯齿波信号带宽超过DAC的带宽时，输出的信号就会被削弱。的问题，并汇总成文章，如果问题多的话就每周整理一期，如果问题少就每两周整理一期，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。Q：有什么好用的时序绘图工具？
FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析
tony_jessie的专栏
02-26 1058
STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 https://www.iyakj.com/ 静态时序更全面，通过计算设计中每个可能逻辑路径的延迟。最坏情况下的路径确定最大频率。 更多STA的基本问题，可以参考： FPGA的设计艺术（4）STA实战之不同时序路径的建立保持时间计算 FPGA的设计艺术（3）静态时
同步电路设计中CLOCK SKEW的分析
04-20
同步电路设计中CLOCK SKEW的分析
Vivado静态时序分析学习笔记（1）
Fantaasky的博客
09-08 2804
静态时序分析分为片内时序分析（寄存器与寄存器之间的时序关系）和片外时序分析（IO时序分析）。（1）建立时间 setup time在时钟事件（上升沿/下降沿）发生之前数据信号应保持稳定的时间。把实际电路抽象成前级D触发器+组合逻辑+后级D触发器。
Multi-Source Clock Tree Synthesis (MSCTS)简介
weixin_50437242的博客
10-23 2136
这里tap 点的位置就很关键，tap 点一般选用D12以上的cell，tap点之间需要规划好间距（前期需要评估tap点能驱动的范围），并且每个tap点尽可能控制的sinks点差不太多，这样能使load 分布的更加均匀。（2）做DFT 的时候，没法测试。（5）还有一点比较致命的缺点，这种结构不能插buff（指的是 mesh 及以上结构，mesh 连接到sinks这部分还是可以插buff 的），对于一些fanout 需求很高的net，如果前端没cover到或者评估的不准确的时候，后端可操作的空间很有限。
数字IC笔试千题解--单选题篇（二）
qq_57502075的博客
09-25 2649
所有题目结果和解释由笔者给出，答案主观性较强，若有错误欢迎评论区指出，资料整理来自于“数字IC打工人”等数字IC相关公众号，牛客网等网站真题、网络笔试真题及面经抄录。
CTS相关知识点记录1
hepiaopiao_wemedia的博客
07-17 2003
1、global skew和local skew global skew：the difference between the longest and shortest clock path local skew：the worst skew between launch and capture registers of timing paths 2、sink pin、ignore pin、...
Python 数据库基类封装
爱分享的小猿
04-24 410
Python 数据库基类封装
没有文件服务器，头像存哪里合适
大菜的博客
04-25 633
之前有同学私信我说，他的项目只是想存个头像，没有别的文件存储需求，不想去用什么Fastdfs之类的方案搭建文件服务器，有没有更简单且无需后期维护的方案，我喝了一口过期的开水，想了下，还真有，现在就给大家介绍一下。这个方案就是把头像存在表里，但是要切记，不要存大图，否则会严重影响数据库性能，怎么确保这一点呢，其实只要对上传的图片转成缩略图就可以保证存进去的是小图，这样的话这个方案就比较完美了。
03 后端入参校验：自定义注解实现
最新发布
Eyesmoon的博客
04-26 736
03 后端入参校验：自定义注解实现
PM2管理器无法使用解决方法
山雀的博客
04-25 267
PM2管理器无法使用解决办法
java后端项目：视积分抽奖平台
m0_61364659的博客
04-23 1120
本次抽奖系统实现是在视频中内置一个线上活动抽奖系统，奖品是在一个时间段区间内均匀发布，用户可以在这个时间段内参与抽奖。
clock skew
09-14
Clock skew是指时钟信号在时钟树中传播过程中的延迟差异。具体来说，当时钟信号从时钟源经过时钟树传播到不同的寄存器时，由于时钟树中的路径长度不同或电路的不对称性，导致时钟信号到达不同寄存器的时间存在微小的差异，这种差异就称为时钟偏斜(skew)。 时钟偏斜(skew)是由时钟树的不平衡引起的，而时钟抖动(jitter)则是由时钟源本身产生的抖动。在时钟树合成(CTS)之后，工具会通过计算来估算时钟偏斜(skew)，因此在时序分析(SSTA)时，可以将时钟不确定性(clock uncertainty)设为一个比较小的值。另外，在进行保持时间检查(Hold check)时，由于检查的是同一个时钟沿，所以不存在时钟抖动(jitter)，只有时钟偏斜(skew)的影响。 时钟偏斜(skew)和时钟抖动(jitter)是影响时钟信号稳定性的主要因素，它们会对电路的工作稳定性和时序约束产生影响。时钟偏斜(skew)通常可以通过时钟树优化等技术来减小，而时钟抖动(jitter)则需要通过时钟源的设计和选择来控制。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

拾陆楼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值