Verilog周报_四

一.基础建模：

1.门级建模

逻辑门是一种开关，他能按照一定的逻辑关系去控制信号的逻辑响应。门电路的输入与输出之间存在着所设定的逻辑关系。基本逻辑关系无非就是‘ 与 或 非 ’ 这三种。门级建模是Verilog的基本门电路元件。

简单的逻辑门引用格式：

逻辑门类型【实例名字】（output，input1，...，inputN）；

注意，逻辑门类型是门电路的关键字，而实例化名称是可选的自主设定的标识符，

括号中是输入，输出端口相连的线网或常量。

同一类型的逻辑门的多个实例能够在一条语句结构中定义。

例如：

and u1 ( out1 , in1 , in2 );

xor u2 (Apex , r301[3] , r301[2], r301[1] , r301[0]) ; 

多输入门的输入必须是标量，如果有矢量，则必须要把矢量里的分开写在括号里。

注意：在真值表，规定对于多输入门，输入端的值为z时的处理方式与x值一样；

           多输入门的输出一点不可能是z.  

多输出门的格式：

多输出门的类型【实例化名称】（output1，output2，... ，outputN，input）；

规定最后的端口是输入端口，其余的端口全部为输出端口。

2.开关级建模

两种类型的MOS管用关键字nmos 和 pmos定义

下图为两种模型的符号

如图，信号out的值由信号data和control的值所决定，

代码格式：

nmos n1(out, data ,control);    //一个nmos开关

pmos n2(out ,data ,control);    //一个pmos开关 

CMOS开关又被称为传输门，由NMOS和PMOS互补而成；

 

代码格式：

cmos(out , in , ncontrol,pcontrol);    //ncotrol控制N栅级，pcontrol控制P栅级； 

开关的控制信号（ncontrol和pcontrol）之间一般是互补的

当ncontrol == 1&&pcontrol == 0时导通，

反之则高祖输出。