verilog学习笔记7——PMOS和NMOS、TTL电路和CMOS电路

最新推荐文章于 2024-06-30 23:58:03 发布
最新推荐文章于 2024-06-30 23:58:03 发布
阅读量4k 收藏 40
点赞数 3
分类专栏： Verilog学习笔记 文章标签： 学习 pmos nmos TTL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42135020/article/details/132734477
版权

文章目录

前言

2023.9.7

在这里插入图片描述

一、PMOS和NMOS

1、NMOS

截止区：VGS<VGS(th)
放大区、恒流区

在这里插入图片描述

在这里插入图片描述

2、PMOS

缺点：使用的是负电压电源，不便于和TTL电路连接，使用的少

在这里插入图片描述

3、增强型和耗尽型

耗尽型：在栅极下面的二氧化硅绝缘层里面掺杂了正离子（NMOS），使得正常情况下导电沟道已经存在，需要施加负电压使得导电沟道消失

在这里插入图片描述

4、两者面积大小

如果把MOS管的面积增加，那么流过mos管的电流更大，速度也更快，驱动电路更强

笔试题1：PMOS和NMOS哪个面积更大

二、CMOS门电路

1、非门

在这里插入图片描述

2、与非门

n输入的与非门：n个pmos并联 + n个nmos串联

在这里插入图片描述
在这里插入图片描述

3、或非门

n输入或非门：n个pmos串联 + n个nmos并联
在这里插入图片描述
在这里插入图片描述

4、线与逻辑

线与：多个信号相连实现与的功能
上拉电阻：防止电流过大
在这里插入图片描述

5、CMOS传输门

只用一个mos管：会存在压降
在这里插入图片描述

在这里插入图片描述

用非门和CMOS传输门实现异或电路
在这里插入图片描述

6、三态门

三态门：既不是0，也不是1，电阻很大，相当于开路

在这里插入图片描述

always@(din or en)begin
	if(en)
		dout = din;
	else
		dout = 1'bz;
end

//或者assign赋值
assign dout = en ? din : 1'bz;

三、TTL电路

CMOS输出接口可以直接连TTL电路
TTL电路需要加上拉电阻接到CMOS端口

在这里插入图片描述
放大区：ic随着iB正比增加，系数为放大因子
饱和区：ic不再随着ib比例增加，逐渐趋于饱和
截止区：ic几乎为零
在这里插入图片描述

四、TTL电路 VS CMOS电路

CMOSTTL
电压控器件电流控器件
功耗低功耗高
速度慢速度快
12V、5V0.3~3.6V

五、数字电平

Voh：保证输出为高电平的最小输出电压
Vih：保证输入为高电平的最小输入电压
Vil：保证输入为低电平的最大输入电压
Vol：保证输出为高电平的最小输出电压

大小关系：Voh > Vih > Vth > Vil > Vol

六、使用CMOS电路实现逻辑函数

参考链接：CMOS逻辑门电路

组成：NMOS下拉晶体管 + PMOS上拉晶体管组成
两个网络在变量的控制下做出相反的行为

1、上拉网络 PUN

可以等效为

Y = ~(A + B);
Y = ~(AB);
Y = ~(A + BC);

在这里插入图片描述

2、下拉网络 PDN

在这里插入图片描述

3、实现逻辑表达式

3.1 下面表达式是整体反相，因此可以用PDN来表示

在这里插入图片描述
PUN是变量反相
在这里插入图片描述

CMOS电路如下图所示：

在这里插入图片描述

3.2 异或门实现

分析：异或门中间既不是整体取反，也不是每个都是反变量，而是有原变量和反变量夹杂在一起
在这里插入图片描述
在这里插入图片描述

CMOS电路如下图所示：
有两个变量的输入需要增加非门，因此总共需要12个mos管实现
注意：下面的电路实现不再是对偶网络，网络对偶并不是必要条件
在这里插入图片描述

3.3 笔试题

Y = ~(D + A(B + C))     //这个和上面的3.1类似，属于整体反相的那种

在这里插入图片描述

Y = AB + ~(CD)

在这里插入图片描述

Y = AB + C

两种方式实现：
第一种当作整体取反，最后加个非门，这样实现门电路最少
在这里插入图片描述

第二种 直接根据表达式分别写出上拉和下拉网络
在这里插入图片描述

总结：除了同时包含原变量和反变量的时候，网络不是对称的，下面这几个都还是对偶网络

dsjljdfniuevf
关注
  • 3
    点赞
  • 踩
  • 40
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PMOS管典型电路
09-03
PMOS管典型电路，以及PMOS和NMOS电路的对比。
一文了解上拉电阻和下拉电阻(一)
Alfred的博客
01-16 4684
上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。 如果拉电阻用于输入信号引脚，通常的作用是将信号线强制箝位至某个电平，以防止信号线因悬空而出现不确定的状态，继而导致系统出现不期望的状态，如下图所示： [外链图片转存失败,源站可能有防盗链机
NMOS和PMOS的简单介绍
GodArtemis的博客
06-26 2070
四是GS之间的寄生电容Cgs，所有的NMOS管都有，这是制造工艺的问题无法被避免，Cgs影响NMOS管的打开速度，因为栅极处的电压会首先给Cgs充电，导致GS之间的电压不能一下子到达给定值，有一个爬升的过程，当然因为Cgs比较小，所以我们平时感觉不到它，但Cgs对高速的PWM控制场景是致命的，当PWM的周期接近于这个爬升时间时，波形就会失真，Cgs与Rds之间成反比。NMOS管和PMOS管最主要的区别就是当栅极G为高电平时，NMOS管导通，为低电平时，NMOS管关闭，而PMOS管恰恰相反。
PMOS、NMOS、CMOS晶体管
hzmscut的博客
06-06 797
PMOS：低噪声、高阈值电压、低功耗，但速度较慢、导通电阻高。NMOS：速度快、导通电阻低、高驱动能力，但高噪声、可能有较高的静态功耗。PMOS 和 NMOS 各有优缺点，但在 CMOS 技术中，两者互补工作，可以实现高性能、低功耗和高噪声容限的电路设计。这种互补特性使得 CMOS 成为现代集成电路设计的主流技术。
verilog学习——gate/switch modeling 门/开关建模
LXY241638的博客
04-20 1329
标准的verilog的原语，可能并不能容易的或并不足以表示复杂的逻辑。称为UDP的、或自定义的原语能够对组合逻辑或顺序逻辑建模。所有的UDP只有一个输出，可以是0、1、x。但不能是z，任何值为z的输入都将被视为x。1.verilog UDP符号Verilog自定义原语可以与module定义相同的级别，但不能在endmodule和module之间。可以有多个输入端口，但始终只有一个输出端口，双向端口无效。所有的端口信号都必须是标量，即必须是1位宽。
47，Verilog-2005标准篇：上拉（pullup ）和下拉（pulldown）门
最新发布
FPGA_LOVE的博客
06-30 310
上拉门在其端口列表中连接的网络上设置逻辑值 1。下拉门在其端口列表中连接的网络上设置逻辑值 0。门的strength1强度指定将被忽略，且这两种门都没有延迟指定。门指定有strength0强度，则信号应具有指定的强度。在没有强度指定的情况下，端口网络上的信号应具有。门指定有strength1强度 或。门的strength0强度和。强度驱动neta，p2实例以。在此示例中，p1实例以。
PMOS管经典开关电路-PMOS开关典型电路工作原理及分析-KIA MOS管
tianpu2320959696的博客
07-04 2万+
0000000
Verilog学习笔记·Day6 结构化建模
m0_53665440的博客
08-18 1526
结构化建模是Verilog HDL极其重要的建模方式。它就是将硬件电路描述成一个分级子模块系统，通过逐层调用模块构成复杂的数字电路逻辑电路和系统的一种描述方式。根据调用子模块的不同抽象级别将模块结构描述方式分成以下三类：（1）模块级建模：模块是由（用户自己设计的）低级模块的实例组成的；（2）门级建模：模块将由基本门级元件的实例组成；（3）开关级建模：模块将由基本开关级元件的实例组成。区别于VHDL的一个主要特点。...
【转载】MOS开关（verilog）
weixin_30408309的博客
11-23 2564
MOS开关 一. MOS开关 1. NMOS 源极(d)接Gnd 一般情况下，可认为晶体管受栅极(g)电平VG的控制(control). 1). VG=H，源极(s)与漏极(d)接通; 2). VG=L，源极(s)与漏极(d)断开. 源极(s)与漏极(d)接通, 则漏极(d)被下拉到Gnd. 2. PMOS 源极(d)接VDD 1). VG...
NMOS和PMOS管 电流方向和应用电路
热门推荐
学海无涯的专栏
03-25 2万+
1、分辨MOS管的方法 对于NMOS我们看下图中的箭头，都是远离源头。 对于PMOS我们看箭头，都是指向源头 P：POSITIVE积极的寻找自己的起源 N：NEGTIVE消极的远离自己的源头 首先明确一点，S是源极，D是漏极 对于NMOS，载流子是电子，我们知道电子的流向都是从源极到漏极，但是电流的流向是从漏极到源极。 对于PMOS，载流子是空穴对，空穴对的流向也是从源极到漏极，与NMOS不同的是PMOS电流的方向也是从源极到漏极，注意区分。 上图出现的二极管为体二极管，在驱动...
PMOS开关电路
Honglong
07-03 1万+
本次项目上需要实现的功能是利用AO3401 PMOS设计一个开关电路，实现一款设备的开关控制。被控设备12V供电，供电电流小于3A即可。且为了提高响应速度，使流过该设备的电流尽可能的大。该设备内阻大约为6ohm。 AO3401产品参数 VDS-30VID-4.2A(VGS=-10V)RDS(ON)<60mohm(VGS=-10V) <65mohm(...
FPGA数字电子技术复习笔记（二）COMS、NMOS、PMOS
贾saisai的博客
10-19 1635
大概是数字电路的第三节、第五节有关Verilog的部分。
硬件电路|PMOS开关电路
ningvay的博客
05-23 2万+
​概述 负载开关电路日常应用比较广泛，主要用来控制后级负载的电源开关。此功能可以直接用IC也可以用分立器件搭建，分立器件主要用PMOS加三极管实现。本文主要讨论分立器件的实现的细节。 电路分析 如下图所示R5模拟后级负载，Q1为开关，当R3端口的激励源为高电平时，Q2饱和导通，MOS管Q1的VGS<VGSth导通，R5负载上电，关断时负载下电。电路中R3为三极管Q2的限流电阻，R4为偏置电阻，R1R2为Q1的栅极分压电阻，C1C2为输出滤波电容。 提出问题 ...
Verilog 学习日志#第二天
weixin_43756556的博客
11-04 1062
模块的描述方式又称建模方式，Verilog既是一门行为化又是一门结构化的HDL语言。根据设计需要，每个模块分为四种抽象级别来进行描述。模块在外部环境中表现是相等的，模块按照以下四类抽象类别进行描述。 模块的描述方式行为级或算法级描述方式（行为级建模）数据流描述方式（数据流级建模）门级描述方式（门级建模）开关级描述方式（开关级建模）描述方法总结 行为级或算法级描述方式（行为级建模） 这是Verilog HDL最高抽象级别的描述方式。一个模块可以按照设计算法来实现，而不用关心硬件实现的细节。 行为描述是通过行为
Verilog基本语法——原语篇（Gate门）
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
02-20 1万+
Verilog中已有一些建立好的逻辑门和开关的模型。在所涉及的模块中，可通过实例引用这些门与开关模型，从而对模块进行结构化的描述。 逻辑门: and (output,input,…) nand (output,input,…) or (output,input,…) nor (output,input,…) xor (output,input,…) xnor (output,input,…) 缓冲...
Verilog HDL (6)结构化建模
weixin_45838228的博客
05-16 3345
前言：先说这节课听得不是很懂，没学数电，直接学verilog其实很难。但就像弹幕说的自己打开的视频，跪着也要看完。结构化建模优点之一是连线型变量与模块的连接关系很清楚。 3.3结构化建模 结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述关系，组成硬件电路的各个子模块之间的相互层次关系以及相互联系关系都需要得到说明。 根据子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： （1）模块级建模：通过调用用户设计生成
【NOMS、PMOS与CMOS】
weixin_45293089的博客
01-18 3852
总结整理，记录查看
verilog 开关级建模
weixin_44020424的博客
03-01 570
用开关级为基础进行的设计。 开关级建模元件 1、NMOS开关:control信号为1时导通，为0时输出高组态 2、PMOS开关：control信号为0时导通，为1时输出高组态 3、CMOS开关：ncontrol为1且pcontrol信号为0时，开关导通 4、CMOS开关：ncontrol为0且pcontrol信号为1时，开关高阻 5、tran：连接两个信号，而tranif0当control为0时连接 ...
数字电路和verilog
01-26
数字电路是一种基于数字信号的电路系统，它使用离散的数值来进行信息处理和传输。数字电路在现代电子设备中得到了广泛应用，如计算机、通信设备、数字摄像机等。数字电路的设计和实现需要使用一种硬件描述语言来描述电路的功能和结构，而Verilog就是其中一种常用的硬件描述语言。 Verilog是一种用于描述数字电路的硬件描述语言，它可以用于描述数字电路的功能和行为。Verilog具有高度的抽象性和灵活性，可以描述从简单的门电路到复杂的微处理器系统的各种数字电路。Verilog可以描述电路的行为模型和结构模型，帮助工程师们更好地理解和设计数字电路。 使用Verilog进行数字电路设计和仿真有很多优点。首先，Verilog可以帮助工程师们更快速、更方便地进行数字电路的设计和验证。其次，Verilog可以帮助工程师们更好地理解电路的功能和结构，提高设计效率。此外，Verilog还可以与常见的数字电路设计工具和仿真工具相结合，使得数字电路的设计更加高效和精准。 总的来说，数字电路和Verilog是密切相关的。数字电路需要用Verilog这样的硬件描述语言来描述和实现，而Verilog也因为数字电路的广泛应用而变得非常重要。数字电路和Verilog的结合为数字电路的设计和实现提供了高效的工具和方法。 Verilog的应用将会在数字电路领域发挥越来越重要的作用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值