ZYNQ-7000 PIN DEF

1、User I/O Pins

IO_LXXY_#：L-差分标识、XX-IO的唯一标识、#-差分对的【P|N】

IO_XX_#：普通IO

2、configuration Pins

DONE_0：高电平时，标识程序配置完整

INIT_B_0：低电平时，表示存储配置初始化完成，FPGA初始化过程是否故障的监测引脚

PROGRAM_B_0：复位引脚 下降沿清除程序、上升沿重新加载程序

CFGBVS_0：BANK0的专用配置引脚，BANK0的Vcco在2.5~3.3V，该引脚接Vcco，小于1.8V，接地

PUDC_B：接地-使能IO上拉，接VCC-引脚处于三态,不能悬空

3、Power/Gnd Pins

GND：公共端

VCCPINT：PS 1.0V逻辑电压，与PL独立

VCCPAUX：PS1.8V辅助电源电压，独立

VCCO_MIO0、VCCO_MIO1：PS MIO bank500、bank501供电1.8V-3.3V

VCCO_DDR：1.2V-1.8VDDR IO供电

VCCPLL：PS锁相环供电

VCCAUX：1.8V辅助电源供电

VCCAUX_IO_G#：1.8\2.0V辅助IO电路供电

VCCINT：1.0V内核供电

VCCBRAM：RAM-半导体存储器，掉电失效；1.0VRAM供电

VCCBATT_0：加密存储区域的备用供电，不使用的情况接地或者VCC

VREF：外部输入参考电压，不使用可以用作普通IO

RSVDVCC【3：1】：预留引脚，接到Vcco_0

RSVDGND

4、PS MIO Pins（PS端的基础外设i引脚，iic、SPI等）

PS_POR_B：PS的上电复位引脚，在VCCPINT、VCCPAUX、VCCO_MIO0电压达到最小操作电压前保持接地；释放后，开始BOOT配置；在VCCPINT达到0.8V前，必须满足以下四个条件：

PS eFUSE完整：确保VCCPINT达到0.4后，保持适当条件

PS_CLK：系统参考，30——60MHZ

PS_SRST_B：系统复位，下降沿有效

PS_MIO_VREF：为RGMII 输入接收提供参考电压

RGMII（Reduced Gigabit Media Independent Interface）：千兆以太网，采用RGMII（14根线）的目的是降低电路成本，使实现这种接口的器件的引脚数从GMII25个引脚减少到14个引脚。RGMII均采用4位数据接口，工作时钟125MHz，并且在上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。RGMII同时兼容MII所规定的10/100 Mbps工作方式，支持传输速率：10M/100M/1000Mb/s ，其对应clk 信号分别为2.5MHz/25MHz/125MHz。

PS_MIO【53：0】：复用IO，可配置SPI\QSPI flash、NAND、USB、Etherent(以太网）、SDIO、UART、SPI、GPIO接口。

SDIO(Secure Digital Input and Output)，即安全数字输入输出接口。它是在SD卡接口的基础上发展而来，它可以兼容之前的SD卡，并可以连接SDIO接口设备，比如：蓝牙、WIFI、GPS等。

详细见收藏！

5、PS DDR Pins

RAS\CAS：行、列地址选通脉冲

DCI：数字阻抗匹配，根据温度、环境自由控制阻抗匹配，只支持HP I\Obank

ODT：终端电阻内置，将先前发出的信号吸收掉，避免影响后面信号，避免对后级信号反射，DDR2引入，取代传统的每个数据信号末端接入电阻吸收信号。

PS_DDR_DQS：DQS-同步时序参考信号；SDRAM为上升沿用于发送端驱动数据，下降沿用于稳定数据，接收端采样数据；而DDR上升沿、下降沿都可以用作驱动数据，缺少稳定数据的界限，DQS则用驱动和稳定时间的划分。DQS的时序和CK的上升沿下降沿相关。

6、XADC Pins

7、Multi-gigabit Serial Transceiver Pins (GTXE2 and GTPE2)

GTP最高可以达到6.6Gb/s，GTX最高12.5Gb/s，GTH最高13.1Gb/s，GTZ最高28.05Gb/s

8、other Pins

用作时钟驱动，MRCC可用作相邻区域时钟源，SRCC用作本区域的时钟提供，不使用情况可以用作普通IO。