简单高效，3步自动化生成UVM寄存器模型

已于 2024-03-26 09:55:07 修改
阅读量908 收藏 7
点赞数 19
文章标签： 自动化 嵌入式硬件
于 2024-03-15 14:11:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_64319399/article/details/136738094
版权

验证工程师搭建寄存器模型既可以手写，也可以利用脚本转化实现，但是手写寄存器模型可能出现潜在错误，寄存器越多存在的风险越大，会影响后期验证平台的调试。使用寄存器模型生成脚本一方面可以减少错误，一方面可以加快平台搭建速度。以下为寄存器模型自动生成的方法，资源在主页上传资源中即可找到

1.填写your_reg excel并保存

根据寄存器文档信息填写your_reg寄存器描述文件（excel），以CSV格式保存在桌面（方便做转化，脚本写的路径在桌面）

2.修改python脚本

将rkcGenRgm脚本文件中line31,74,118,119的your_rgm替换为你的寄存器名称（在脚本里做了注释）

3.生成寄存器模型

将python脚本放在桌面，运行命令提示符，输入代码C:\Users\your_pc_name>Desktop\rkvGenRgm.py Desktop\your_rgm.csv（注意需要将代码your_pc_name改成你pc的名称）读取CSV文件在桌面生成.sv格式寄存器模型

Fish6657
关注
  • 19
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
使用Python脚本生成.ralf文件生成寄存器模型
qq_42873953的博客
06-24 3619
（3）读取到寄存器名（regname）不为空（None）时先处理寄存器的部分再处理寄存器的域，因为写入.ralf文件的顺序就是先写reg再是field。（4）按照寄存器名（regname）判断每一个寄存器有几个域（field）。当知道regname不为空（None）时，记录当前行数，开始寻找下一个不为空的名字。找到下一个regname不为空的行数，并与之前记录的作差，并记录下field的个数。（3）写出寄存器的各部分所对应的列，字母是用于后方访问单元格。（2）寄存器模型的sv文件。
perl脚本自动生成UVM验证框架
03-18
perl脚本自动生成UVM验证框架
【芯片验证方法】
最新发布
wentao的博客
05-29 1593
很早很早以前没有建筑学，大家的房子也是千奇百怪，各不相同，有在树上，有在地下，也有在树上。后来，慢慢开始有人归纳这些房子的特点，发现：大部分都有“门”、“窗户”，“房间”，“屋顶”等。后来再总结各个部分优秀的建造方法，提供给大家做参考，或者直接做好各个部分，给大家用，就形成组件、模版。影响验证的要素：应用场景、目标功能、比对应用场景、目标功能：来源于产品需求、系统方案、设计实现；验证：尽量模拟实际应用场景，比对芯片的所需要的目标功能和实现的功能。通过上述方法，发送同样的包个数，就能覆盖到所有的测试点。
UVM寄存器模型(一) —— ralgen脚本
hh199203的博客
07-14 8266
文章目录前言一、总结 前言 一、 hefei@ubuntu:~$ ralgen -full64 -h Usage: ====== ralgen -h ralgen -v ralgen -l <lang> [-gen_c] -t <top> -f <file> [-top_domain <domainname>] [-B|-gen_byte_addr] [-I <dir1>:...:<dirN>] [(-e|-ext_ud)]..
python自动化产生uvm组件 — 产生item(1)
qq_40260113的博客
07-18 756
item是一个重复劳动的的待吗任务，所以希望写一个python脚本解决这个问题，下面是是学习的python写的第一版代码，后面持续完善！！！ import os import time import sys import xlrd import numpy as np def print_do_copy(): template.append("\nfunction void "+str(classname)+"::do_copy( uvm_object rhs)") template.a
如何自动生成UVM环境
weixin_43936338的博客
02-06 455
参考github上的uvm_auto项目，项目地址：https://github.com/mingzhang952/uvm_auto。
uvm验证寄存器模型生成工具
04-28
寄存器模型生成工具，可将excel表格直接生成uvm验证使用的寄存器模型
寄存器模型生成文档（使用方式见文章：简单高效，3步自动化生成UVM寄存器模型）
03-15
寄存器模型生成文档使用方式见发布文章：简单高效，3步自动化生成UVM寄存器模型 验证工程师搭建寄存器模型既可以手写，也可以利用脚本转化实现，但是手写寄存器模型可能出现潜在错误，寄存器越多存在的风险越大，会...
寄存器模型生成脚本（使用方式见文章：简单高效，3步自动化生成UVM寄存器模型）
03-15
使用方式见发布文章：简单高效，3步自动化生成UVM寄存器模型 验证工程师搭建寄存器模型既可以手写，也可以利用脚本转化实现，但是手写寄存器模型可能出现潜在错误，寄存器越多存在的风险越大，会影响后期验证平台的...
前言技术-芯片-寄存器生成与uvm ral访问环境搭建全流程工程
02-14
设计团队通常会使用工具（如 Mentor Graphics的QuestaReg或 Cadence的GenReg）来自动化这个过程，这些工具能从寄存器规范（如AHB-Lite或AXI4-Lite协议的CSR文件）生成相应的寄存器模块和内存映射文件。 接下来，...
UVM：基于寄存器的进程虚拟机
02-23
在UVM中，`uvm_reg_block`、`uvm_reg`和`uvm_reg_field`类用于构建和管理寄存器模型。这些类提供了寄存器的读写操作、映射到内存空间、抽象化访问路径等功能。 **1. 寄存器模型创建** 在UVM中，可以通过继承`uvm_...
芯片开发开源寄存器工具 使用python生成寄存器
05-31
芯片开发开源寄存器工具 使用python生成寄存器
【DVCon-US-2020】基于RAL的UVM Sequence自动生成方法
MangoPapa
12-22 1110
本文提出了一种基于RAL（寄存器抽象层）的UVM Sequence自动生成方法，并探讨了通过划分TB约束范围来加速仿真的问题。
【System Verilog and UVM基础入门6】UVM寄存器模型
TommiWei的博客
02-22 2432
一篇文章帮助你掌握前门访问和后门访问
[uvm]寄存器模型
stm32stu的博客
04-28 517
过程记录，持续更新。。。 常用方法整理 read，write区分前门访问和后门访问，可以对reg和field进行处理，会对desire value和mirror value进行修改 peek，poke是后门访问，可以对reg和field进行处理，会对desire value和mirror value进行修改，会对dut 真实值进行修改 mirror，可以对reg和block进行处理，会对desire value和mirror value进行修改，如果配置了uvm_check，当dut真实值和镜.
verilog 算法加速模块设计流程_IC 设计工具篇 -- 寄存器模块生成脚本设计过程(verilog 版)...
weixin_39651816的博客
12-19 1069
简介能让电脑完成的就不要手写了，自动生成寄存器模块verilog代码的脚本设计过程不知道大家是否向我一样，需要快速的实现模块。我大部分写的都是算法模块，而且算法每次修改都特别大，除了控制部分可以复用以外其他都需要重新设计。但是有些模块还是有写规律可循的，比如寄存器部分。不管算法如何改变寄存器的配置方式可以说都是差不多的，那就可以让电脑代替我来完成这部分工作了。脚本功能直接生成寄存器模块的veril...
UVM- 寄存器模型 Register Model（八）
热门推荐
思想开化的冰块博客
12-16 1万+
寄存器模型 Register Model一、RAL : Register Abstraction Layer二.UVM 寄存器模型的层次三、RAL模型创建并使用3.1.对每个寄存器进行定义并创建3.2.将寄存器放入register block容器中，并加入到对应的Address Map3.3.创建RAL适配器（adapter）3.4.验证环境中实例化RAL模型并建立连接3.5.编写RAL的测试序列3.6.显式或隐式的运行RAL序列3.7.显式或隐式执行镜像预测四、总结 一、RAL : Register Ab
UVM：寄存器模型 构建
Starry__的博客
03-10 1294
目录1. 寄存器基本概念1.1. 寄存器域1.2. 寄存器控制1.3. 寄存器模型2. 寄存器描述文件的中心化管理2.1. 寄存器生成器3. UVM 寄存器模型2.1. uvm_reg_fieldconfigure()2.2. uvm_regnew()build()configure()2.3. uvm_reg_mapadd_reg()configure()2.4. uvm_reg_blockbuild()configure()default_map与create_map() 对于硬件模块来说，需要通过寄
详细介绍一下uvm寄存器模型
07-15
UVM（Universal Verification Methodology）寄存器模型是一用于验证芯片寄存器功能的标准方法。它提供了一个统一的、可重用的框架，用于建立和管理寄存器模型，以及执行寄存器访问和验证。 UVM寄存器模型的主要组成部分包括寄存器模型、寄存器层次结构、寄存器操作和寄存器验证环境。 1. 寄存器模型：UVM寄存器模型是一个抽象的表示，用于描述芯片内部的寄存器和寄存器字段。它提供了一种结构化的方式来定义寄存器的属性、寄存器字段的位宽和访问权限等。 2. 寄存器层次结构：UVM寄存器模型支持多层级的寄存器结构，可以通过层级关系来描述芯片内部的寄存器模块和子模块。这样可以更好地组织和管理寄存器模型，并提供寄存器之间的相互作用和访问。 3. 寄存器操作：UVM提供了一系列的API，用于执行寄存器读写操作。通过这些API，可以向寄存器模型发送读写请求，并获取响应。同时，还可以对寄存器的访问进行配置和控制，如重置、写入默认值等。 4. 寄存器验证环境：UVM寄存器模型可以与其他验证环境进行集成，以验证寄存器功能的正确性。通过使用事务级建模（TLM）接口，可以将寄存器操作与其他验证组件进行交互，并进行功能验证、覆盖率分析和错误注入等。 总之，UVM寄存器模型提供了一种规范化的方法来描述和验证芯片寄存器功能。它具有可重用性、灵活性和扩展性，并能与其他验证组件进行集成，从而提高验证效率和可靠性。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值