基于AD的数字钟的设计和multisim仿真

1、数字钟框图

2、各模块功能说明

（1）秒脉冲发生器的设计

产生频率为1HZ的矩形波。

（2）时的设计

时的计数以24小时为周期，按通常的习惯，24小时计数器的计数序列为00，01，…，22，23，00，…，即当计数到23小时59分59秒时，再来一个秒脉冲，计数器就进到00时00分00秒。这样，可利用反馈置数或反馈清零法进行二十四进制计数。

（3）分、秒的设计

分和秒计数器都是模M=60的计数器计数规律为00，01，…，58，59，00，…，它们的个位都是十进制，而十位则是六进制。

（4）译码显示

将时、分计数器输出的4位二进制代码，译码显示出相应的十进制数状态，实验中可利用74ls48译码器和数码管。

（5）校时电路

校时可用10s脉冲快速校正，也可手动产生单次脉冲慢校正至时/分计数器。可设置一变量来控制实现校正或正常计数。

（6）闹钟电路

    数码管显示转换使用四片4二选一74ls157进行控制转换，此时计时电路正常运行。闹钟设置电路与计时电路，校时电路相同，闹钟的触发使用四片4数值比较器来实现，当时钟的时分和闹钟设置相同时，蜂鸣器响起。

整体电路原理图：

 仿真图：

实验器件要求：

开放性设计，器件不限。

74ls00与非门,74ls20双与非门,74ls85四数值比较器,74ls157四数据选择器,74ls161计数器,555,蜂鸣器，共地8段数码管，双刀单置开关等若干

设计流程：

创建一个数字时钟工程文件，然后保存。

创建一个数字时钟原理图文件，然后保存。

创建一个数字时钟PCB文件，然后保存。

点开原理图文件，安装集成库，确定搜索路径

放置元器件，摆放位置，连线。修改器件信息（名称，部分）。

绘制完成，添加网络标号，修改封装。

点开PCB，从原理图导入，设计器件摆放位置，尽可能占用较小的空间，最短的连线。

修改绘图规则，点击自动绘图，完成后，进行错误检查。切板。

AD原理图和PCB设计链接：https://download.csdn.net/download/m0_71606941/85582527

multisim和设计报告：https://download.csdn.net/download/m0_71606941/85582681

基于AD的数字时钟和仿真（无闹钟模块）https://download.csdn.net/download/m0_71606941/85582884