运放+NMOS组成的恒流电路

电路仿真图

在同相端通电前，反相端的电压被地拉低为0，则当同相端通电时同相端电压大于反相端，运放输出电压向电源电压靠拢NMOS导通，R2上的电压由于虚短的原因和同相端的电压一致，如果过高了，运放输出就会为0，nmos就关闭，反相端电压会下降，如果比同相端电压小了，nmos又会打开，最后运放达到一个稳态的状态，此时LED的电流就是R2的电流，可以控制V1的值来控制恒流电流大小。

需要考虑的问题

1.Vds对应电流

如果同相端电压给高了，R2电阻给小了，按照上面的推算，R2的电流就会很大，而当NMOS导通后由于导通最大电流受Vds与Vds所在外电路阻值的比值限制，如果Vds的电压让mos管处在可变电阻区，当Vgs不变时，mos管通过的电流还会继续随着Vds的增大而增大，如果工作在恒流区，则随着Vds的增大而不变，而mos管的电流大小由Vgs控制，这里控制V1的大小即可改变电流的大小，但是不会超过Vds外电路所在的电流阈值（由外电路电压和电阻决定），此时运放输出端的电压和反相端差值（Vgs）所提供电流通道最大值小于V2和R2的比值电流时，就会拉低反相端的电压来限制电流。

2.栅极电压被拉低

运放输出的电压不是电源电压吗，为什么会被拉低，在这里不应该是5V吗，为什么是2.805V，而且随着V1的增加，栅极电压也会增加，寻求大佬帮助。