- 博客(52)
- 收藏
- 关注
RSS订阅原创 LDO选型
mos管工作在可变电阻区，输出端电压会因为输出负载的变化而变化，则可通过误差放大器来控制Rds从而维持输出电压不变，行成一个动态平衡。
2024-09-23 11:09:40
313
原创 磁珠器件选型
磁珠、磁环的功能主要是消除存在于传输线结构(电路)中的RF噪声，RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号。要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色(衰减器)。磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。他比普通的电感有更好的高频滤波特性,在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。因磁珠的这种特性，所以专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。像一
2024-09-11 14:19:01
256
原创 电容器件选型
由下图知，温度在0℃-40℃容值是接近标称值的滤波效果最好的点，即为电容谐振点，可根据公式算出，如果想滤波频段大，可以并联多个谐振频段的电容。
2024-09-10 11:19:07
281
原创 电阻器件选型
一般都是（前面数字x10^末尾数字），如下面的例子大概清楚电阻的结构即可，无需掌握电阻器安装在陶瓷基板的上面；在每一端都有内部金属电极，使其与厚膜电阻体接触；电阻原件的成分是金属粉和玻璃；再来一层玻璃覆盖，以防止环境影响；电阻器上覆盖一层保护性氧涂层，最后加上两个焊盘。电阻封装和尺寸对应换算例：0201……0.02Inch x 0.01Inch英寸和毫米的关系式要清楚。
2024-09-09 15:01:59
375
原创 运放+NMOS组成的恒流电路
在同相端通电前，反相端的电压被地拉低为0，则当同相端通电时同相端电压大于反相端，运放输出电压向电源电压靠拢NMOS导通，R2上的电压由于虚短的原因和同相端的电压一致，如果过高了，运放输出就会为0，nmos就关闭，反相端电压会下降，如果比同相端电压小了，nmos又会打开，最后运放达到一个稳态的状态，此时LED的电流就是R2的电流，可以控制V1的值来控制恒流电流大小。
2024-07-19 13:35:13
360
原创 FanySkill源文件修改，快捷键以及新增任务栏选项
和上面一样，在文件中找到menulist这个东西，修改里面的东西，第一级popup是在任务栏增加一个元素，后面嵌套的就是这个元素中里面的不同级数，然后括号内的第一个双引号内的是名称，第二个双引号的是命令，可以是系统命令，也可以是凡亿命令，见下图修改以及结果显示。下载，因为那边下载要联盟币，我不清楚我免费提供会不会给我带来没必要的损失，敬请谅解。在第一部的方法二中可以知道下面这个文件的摆放路径，用Notepad++打开。要下载的东西有：FanySkill和Notepad++安装教程也可下载，这里不进行阐述。
2024-06-19 16:47:18
595
原创 Allegro光绘Gerber文件、IPC网表、坐标文件、装配PDF文件导出打包
然后打开光绘层叠，选中全部，下面的Check database before artwork是在输出之前DB一下，可以勾选，然后点击Create Artwork输出光绘。孔符图和钻孔表在上文已经讲过了，就是点击Manufacture–>NC–>Drill Legend，点击OK，放到PCB旁边即可，然后是钻孔文件输出。，选中封装原点，点击Export输出，还是在PCB路径中，文件后缀为txt。点击File–>Export–>PDF…，按如图参数设置，点击Export输出，在PCB路径中，文件后缀为pdf。
2024-06-12 17:49:06
2951
原创 Allegro蛇形等长
一般有点对点，串组两种形式点对点一般直接在规则中建立等长组串组可以用模型等长和pin to pin等长下面提供pin to pin的方法，个人感觉最好用。
2024-06-11 16:49:24
258
原创 Allegro铺铜以及分割操作
点击Shape–>Global Dynamic Shape Parameters，在Shape fill中选择Smooth，其他不用管，这个是在铺铜的时候自动避让不同网络，在Void controls中一般填写如下参数，即避让的距离，其他都默认即可，Clearances中的Oversize value是在设计规则的间距中附加的间距，一般设置0即可，最后的Thermal relief connects是选择连接方式，可以根据需求选择。
2024-06-11 14:58:41
1685
原创 Allegro限制走线区域和元器件摆放区域
当你的板框是线条形式时，先将线条闭合成shape，点击Shape–>Compose Shape,选择如下参数，再逐一选中分散线条，选择完毕右键Done即可。
2024-06-07 16:49:20
491
原创 Allegro导入DXF文件
阿里狗导入DXF文件点击File–>Import–>DXF，注意DXF file那边不能使用中文路径和文件名以及非法字符，DXF units一般为mm，结构那边一般都用mm制作图，右边三个选项只需要勾选中间那个，意思是以增加的形式导入，即PCB中已经导入了元器件，板框在元器件的基础上导入进去接下来进行层面的映射，点击Edit/View layers…，需要将DXF layer映射到PCB的层中去注意：如果dxf本身文件的图层有中文的话，导入进Allegro会有问题，像下面这种乱码
2024-06-07 15:29:17
1204
原创 PCB叠层
PP片是用来粘合各层CORE芯板的，CORE芯板由两层，加一块CORE芯板相当于PCB多两层，一般的压合方式是PP+CORE+PP+CORE+PP+……，例如，四层板的构造为顶层+PP+CORE+PP+底层。
2024-06-07 10:12:04
607
原创 Allegro规则设计
点击规则设计图标进入规则设计页面Line Width——单端线宽Neck——有些地方默认线宽走不出，如BGA之类的封装走线，可以使用Neck Mode（正常走线时右键可以选择）走线，Neck可以设置最小线宽和最大线长。
2024-06-06 17:12:49
812
原创 Cadence——Padstack制作贴片和通孔焊盘以及机械安装孔
这边和贴片焊盘不同的是，这三层都需要尺寸，因为贴片焊盘只是在一层上的，通孔插件是贯穿整个PCB的，所以每一层都需要有尺寸。然后给DEFAULT INTERNAL（内层）层的Thermal Pad和Anti Pad设置参数，因为热风焊盘和反焊盘都是在内层使用的，所以这里只需要给内层设置这两个焊盘，Thermal Pad热风焊盘需要自己制作，并通过路径添加。在Mask Layers这里只需要给顶层和底层的阻焊设置参数即可，因为插件不需要钢网，所以Pastemask不需要设置参数。
2024-06-06 14:46:18
1772
2
原创 OrCAD17.4原理图DRC各选项注释
链接：https://pan.baidu.com/s/1bq59A-PoXHC0YNVdX9k-bQ?pwd=yqcg提取码：yqcg。
2024-06-06 10:33:06
1395
原创 PCB 走线的阻抗控制
（1）USB 2.0 差分阻抗控制90Ω，而USB 3.0 为3 对差分线，接收和发送都是控制100。某些主芯片的DDR3 接口内阻也是按照40Ω设计控制的。当芯片内部按50Ω阻抗匹配时，那么在PCB 设计中考虑阻抗时，当阻抗数值种类较多时，需要考虑阻抗兼容问题。既可以按照40Ω也可以按照50Ω控制。控制时，以控制阻抗的连续为主，不必过分强调具体数值。（4）SDI 总线如果为单线75Ω，差分则控制150Ω。差分线100Ω，还有一些比较特殊的阻抗线控制。（5）RS-485 总线阻抗控制120Ω。
2024-06-05 17:49:21
599
原创 HAL库ADC——DMA多通道采集
HAL库ADC——DMA多通道采集HAL库ADC——DMA采集HAL库ADC——DMA多通道采集一、STM32CubeMX配置二、调用函数一、STM32CubeMX配置二、调用函数
2024-05-07 16:26:28
173
原创 NRF24L01
如果分开调试发送端和接收端，则需失能自动应答，因为自动应答一旦开启，发送端就会等待接收端的应答信号，而当接收端还未调试成功时，会导致发送端也调试不通。
2024-05-06 10:24:14
263
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人