HDLBits:Count clock

在开始fpga学习后，一直在HDLBits上刷题，记录一下Count clock的解题过程。

 读题，创建一个时钟，BCD码计时，可以根据时间切换pm位，并具有同步reset功能。

我的思路原本是用一个always块的ifelse判断所有的进位，但是3个8位bcd码进位情况显然有些太多了，在参考HDLBits Day12 count clock 做一个钟表-CSDN博客的思路后，对于always块的并行和变量的独立有了进一步认识，下面是最终代码：

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss);
    
    //second carry judgement
    always@(posedge clk)begin
        if(reset)begin
        	ss <= 8'h00;
        end
        else if(ena)begin
            if(ss == 8'h59)
                ss <= 8'h00;
            else if(ss[3:0] == 4'h9)begin
                ss[7:4] <= ss[7:4] + 4'h1;
                ss[3:0] <= 4'h0;
            end
            else ss[3:0] <= ss[3:0] + 4'h1;
        end
    end
    
    //minute carry judgement
    always@(posedge clk)begin
        if(reset)begin
        	mm <= 8'h00;
        end
        else if(ena)begin
            if((mm == 8'h59)&&(ss == 8'h59))
                mm <= 8'h00;
            else if((mm[3:0] == 4'h9)&&(ss == 8'h59))begin
                mm[7:4] <= mm[7:4] + 4'h1;
                mm[3:0] <= 4'h0;
            end
            else if(ss == 8'h59)
                mm[3:0] <= mm[3:0] + 4'h1;
        end
    end
    
    //hour carry judgement
    always@(posedge clk)begin
        if(reset)begin
        	hh <= 8'h12;
        end
        else if(ena)begin            
            if((hh == 8'h12)&&(mm == 8'h59)&&(ss == 8'h59))begin
               	hh <= 8'h01;
           	end
           	else if((hh == 8'h23)&&(mm == 8'h59)&&(ss == 8'h59))begin
            	hh <= 8'h00;
           	end
           	else if((hh[3:0] == 4'h9)&&(mm == 8'h59)&&(ss == 8'h59))begin
               	hh[7:3] <= hh[7:3] + 4'h1;
        		hh[3:0] <= 4'h0;
           	end
            else if((mm == 8'h59)&&(ss == 8'h59))begin
              	hh[3:0] <= hh[3:0] + 4'h1;
         	end
    	end
    end
    
	//pm judgement
    always@(posedge clk)begin
        if(reset)begin
        	pm <= 0;
        end
        else if(ena)begin
            if((hh == 8'h11)&&(mm == 8'h59)&&(ss == 8'h59))
                pm <= ~pm;
            else if((hh == 8'h23)&&(mm == 8'h59)&&(ss == 8'h59))
               	pm <= 0;
        end
    end
    
endmodule

因为always块都是clk上升沿触发后并行执行，处理的都是在上一个clk的变量值，所以不用担心代码的先后顺序影响变量值，我们针对不同变量创建不同的always块，理清各变量之间的关系。

minute和second都是正常8位bcd码，满60进位，在处理hour变量时，除了注意它是满24进位之外，还要当心reset后hour的特殊变化，根据hint可知，在时间为12:59:59pm后应该变为1:00:00pm（其实应当是am，pm值为0时代表am），所以我们额外添加了一个判断。

最后用一个always块简单处理一下pm的逻辑，这道题就做完了。