hdlbits:Count clock-12_hour clock 答案参考

最新推荐文章于 2023-04-09 20:59:50 发布
最新推荐文章于 2023-04-09 20:59:50 发布
阅读量264 收藏
点赞数 1
分类专栏： Hdlbits 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_56158239/article/details/119948553
版权

 思路:是从秒的后四位开始推,知道时针的十位

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    reg pm_temp;
    wire mmm;
   
    always@(posedge clk)
        if(reset)begin
            ss[3:0]<=0;
    		
            //pm<=0;
        end
    else if(ena==0)
        ss[3:0]<=ss[3:0];
    else if(ss[3:0]==4'd9)
        ss[3:0]<=0;
    else
        ss[3:0]<=ss[3:0]+1'd1;
    
    always@(posedge clk)
        if(reset)
            ss[7:4]<=0;
    		
    else if(ss[3:0]==4'd9&&ss[7:4]<4'd5&&ena==1'd1)
        ss[7:4]<=ss[7:4]+1'd1;
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5)
        ss[7:4]<=0;
    /*else if(ena==0)
        ss[7:4]<=ss[7:4];*/
    else
        ss[7:4]<=ss[7:4];
    always@(posedge clk)
        if(reset)
            
            mm[3:0]<=0;
            
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]<4'd9)
        mm[3:0]<=mm[3:0]+1'd1;
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9)
        mm[3:0]<=0;
    else
        mm[3:0]<=mm[3:0];
                    
    always@(posedge clk)
        if(reset)
            mm[7:4]<=0;    
  else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]<4'd5)
      mm[7:4]<=mm[7:4]+1'd1;
 else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5)
       mm[7:4]<=0;
    else
          mm[7:4]<=mm[7:4];
                    
                    
           always@(posedge clk)
        if(reset)
           
            hh[3:0]<=2;
                    
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[7:4]==4'd0&&hh[3:0]<4'd9)
       hh[3:0]<=hh[3:0]+1'b1;
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[7:4]==1'd1&&hh[3:0]<4'd2)
        hh[3:0]<=hh[3:0]+1'b1;
                    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[3:0]==4'd2&&hh[7:4]==4'd1)
                        hh[3:0]<=1'd1;
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[3:0]==4'd9)
        hh[3:0]<=0;
                    else
                        hh[3:0]<=hh[3:0];
                    
		always@(posedge clk)
        if(reset)
           
            hh[7:4]<=1;
            
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[3:0]==4'd9&& hh[7:4]==4'd0)
                        hh[7:4]<=hh[7:4]+1'd1;
       						 
    else if(ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[3:0]==4'd2&&hh[7:4]==4'd1)
        hh[7:4]<=1'd0;
                    else
                        hh[7:4]<=hh[7:4];
    always@(posedge clk)
        if(reset)
            pm_temp<=0;
    else if(mmm)
        pm_temp<=~pm_temp;
    assign mmm = ss[3:0]==4'd9&&ss[7:4]==4'd5&&mm[3:0]==4'd9&&mm[7:4]==4'd5&&hh[3:0]==4'd1&&hh[7:4]==4'd1;
    assign pm=pm_temp;
endmodule

数字ic设计
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HDLBits count clock(12-hour clock)
Mandy12310的博客
01-13 191
Create a set of counters suitable for use as a 12-hour clock (with am/pm indicator). Your counters are clocked by a fast-running clk, with a pulse on ena whenever your clock should increment (i.e., once per second).
数字时钟程序总结
JUST DO IT
06-18 2367
昨天看一个制作数字时钟的程序，
HDlbits Count clock 12小时制时钟 verilog fpga
m0_46328020的博客
01-21 553
verilog 十二小时制时钟 HDLbits Counts clock
HDLBits练习——Count clock
tanxinxin512的博客
10-12 257
HDLBits练习
HDLBits的Count clock问题总结
weixin_44727250的博客
03-12 579
模块化为子模块单个解决的思想方法。
6552-cleo-4-gtasa_manual_GTA-mod_acount_6552_cleo_
10-02
just upload to activate my acount
hough变换matlab代码-Count_Books:Count_Books
05-27
hough变换Matlab代码Count_Books 先决条件：Matlab，边缘检测，Hough变换，预处理的图像，没有荒谬的背景 说明：一个matlab代码，通过绘制边缘，然后计算边缘并计算书籍的偏斜度/投影度，可以帮助您使用边缘检测和...
low-pin-count-interface-specification_Password_Removed.pdf
07-26
low-pin-count-interface-specification_Password_Removed LPC 原版， intel ＬＰＣ 协议
matlab代码中fnames-Count_GD:使用GD-Calc软件包生成和管理Matlab仿真
05-27
Count_GD 描述 一个简单的Python代码来计算完成的GD-Calc仿真器。 GD-Calc是基于Matlab的电磁仿真程序包，实现了RCWA算法。 项目的文件夹树如下所示。 project ├── A1 │ ├── run.m │ ├── fb.txt │ └─...
alarm-clock-1.0.tar.gz_Clock alarm_alarm clock
09-20
alarm clock using pic1`6f877 and count down
HDLBits—Count clock
m0_67893904的博客
03-29 268
HDLBits—Count clock
（181）Verilog HDL：设计一个计数器count_clock
m0_46498597的博客
07-28 829
FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用FPGA的模式进行其他行业产品的设计。与ASIC不同，FPGA在通信行业的应用比较广泛。1、希望阅读笔者的博客可以对您有所帮助；2、希望读者可以快速学习VerilogHDL编程语言；。https。...
HDL Bits ——Count clock 2023/4/9(第二版)
htlsky0的博客
04-09 91
/这里不需要与该if对于的else语句，有了反而出错。
HDLBits Count clock 答案
gzc12138的博客
09-12 226
创建一组适合作为12小时的时钟使用的计数器(带有am/pm指示器)。你的计数器是由一个快速运行的clk驱动，时钟运行时ena必须为1，为0则暂停。reset将时钟重置到中午12点。上午时pm=0，下午时pm=1。hh，mm和ss分别是小时(01-12)、分钟(00-59)和秒(00-59)的两个BCD(二进制编码的十进制)数字。
12-hour clock(Count clock)
ADICDFHL的博客
10-11 212
由于使用的是16进制，所以个位计满到9后下一步会跳变到a而非0，因此进位的过程中不仅要考秒计满到59还要单独考虑秒的个位计数到9,以此类推分钟和小时的进位也是如此。还要注意小时位的置零和进位满跳转数值，由于使用的是上下午制，所以当小时位计数到12时，下次会跳转到1而非0。pm对AM是0，对pm是1。你的计数器由一个快速运行的时钟计时，当你的时钟应该增加时(例如，每秒一次)，ena就会有一个脉冲。下面的计时图显示了从11:59:59 AM到12:00:00 PM的翻转行为以及同步重置和启用行为。
3.2.2.8 12-hour clock（Count clock）
weixin_44291265的博客
11-01 308
3.2.2.8 12-hour clock（Count clock） 下面的代码是我对HDLBits里面一道题的解答：两个子函数，分别对“分秒”和“时”进行运算。 个人感觉解答的亮点是onedigit子函数里面参数的引用，可以实现分秒的模块化且不显得冗余，可移植性也强。 //onedigit子函数里面参数的引用 parameter HEAD; parameter TAIL; //主函数 //秒00-59 onedigit #(4'd0, 4'd9)ss_l(clk, reset, e
HDLBits 之Count clock
weixin_43859941的博客
03-02 196
这题目可以将hh,mm和ss 分开写，易于操作。 这题目使用16进制，我们人为的逢10进1，每一位占用4个Bits。这题目用10进制也可以。 此外，Pm仅仅在11h59m59s时候翻转，重置时为12h00m00s, 12h59m59s时变成1h00m00s.这点是题目比较怪的地方，与我们日常认知的时钟有一定区别。 module top_module( input clk, input reset, input ena, output pm, output [.
HDLBits --- Count clock
qq_41786448的博客
10-25 236
HDLBits
HDLBits Day12 count clock 做一个钟表
山南水北有一方的博客
07-20 1695
1.BCD码进位时，判断条件是 if(m < 8’h59)，这里是用16进制数表示，即4位二进制数表示5，四位二进制数表示9，BCD数实际上就是十六进制数，不过是认为设置满10进1. 自己写的： module top_module( input clk, input reset, input ena, output pm, output [7:0] hh, output [7:0] mm, output [7:0] ss); .
如何获取utc+8,chrono::time_point<chrono::system_clock, chrono::microseconds> now = chrono::time_point_castchrono::microseconds( chrono::system_clock::now()); int64_t microSeconds = now.time_since_epoch().count(); Timestamp time(microSeconds); return time;
最新发布
06-07
auto microSeconds = std::chrono::duration_cast<std::chrono::microseconds>(tp.time_since_epoch()).count(); return microSeconds; } ``` 然后可以将上述代码中获取到的microsecond数传入自定义的Timestamp...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值