2020年vivado 生成block design hls相关ip报错,Vivado HLS 和 Vitis HLS 使用的 export_ip 命令无法导出 IP

自 2022 年 1 月 1 日起,Vivado HLS 和 Vitis HLS 使用的 export_ip 命令将无法导出 IP。

在后台使用 HLS 的 Vivado 和 Vitis 工具也会受到此问题的影响。HLS 工具以 YYMMDDHHMM 格式设置 ip_version,并且该值作为有符号整数(32 位)访问,这会导致溢出并生成以下错误(或类似内容)。Xilinx 建议所有客户应用此补丁以确保安全。

错误日志

ERROR: [v++ 213-28] Failed to generate IP.
ERROR: [v++ 60-300] Failed to build kernel(ip) krnl, see log for details: vitis_hls.log
...
source run_ippack.tcl -notrace
ERROR: '##########' is an invalid argument. Please specify an integer value.
    while executing
"rdi::set_property core_revision ########## {component component_1}"
    invoked from within
"set_property core_revision $Revision $core"
    (file "run_ippack.tcl" line 1112)
...
ERROR: [IMPL 213-28] Failed to generate IP.
INFO: [HLS 200-111] Finished Command export_design

OR

source run_ippack.tcl -notrace
bad lexical cast: source type value could not be interpreted as target
  while executing
"rdi::set_property core_revision ########## {component component_1}"
    invoked from within
"set_property core_revision $Revision $core"
    (file "run_ippack.tcl" line 1112)
...
ERROR: [IMPL 213-28] Failed to generate IP.
INFO: [HLS 200-111] Finished Command export_design

解决方法

1.下载本页附件“ y2k22_patch-1.2.zip ”文件:下载地址
2.解压文件到安装根目录
  • 默认 Windows 安装位置 C:\Xilinx
  • 默认 Linux 安装位置:/opt/Xilinx/tools/Xilinx
  • 注意:在 Windows 上解压此补丁时,请确保目标文件夹不包含 Zip 文件名 ( y2k22_patch-1.2.zip )。例如,如果安装根目录是C:\Xilinx,请确保解压后y2k22_patch文件夹位于C:\Xilinx 下,即:C:\Xilinx\y2k22_patch
3. 打开自述文件并按照您要应用补丁的特定版本的说明进行操作
### Vivado HLSVitis HLS的特点比较 #### 功能差异 Vivado HLS主要专注于高层次综合(High-Level Synthesis),允许开发使用C/C++/SystemC编写算法并将其转换为硬件描述语言RTL(Register Transfer Level)[^1]。而Vitis HLS不仅继承了这些功能,还进一步扩展支持更广泛的应用场景优化选项。 #### 设计流程集成度 对于项目开发而言,Vitis HLS提供了更加紧密的设计工具链整合能力,可以更容易地将生成IP核与其他组件一起部署到FPGA平台上[Vitis统一软件平台使得应用程序能够跨越CPU、GPU以及FPGAs等多种异构计算资源运行](https://www.xilinx.com/products/design-tools/vitis.html),相比之下,Vivado HLS则更多关注于单个模块级别的设计合成过程[^2]. #### 库支持框架 - **Vivado HLS**: 提供了一些基础库用于加速特定领域内的任务执行效率. - **Vitis HLS**: 不仅包含了上述提到的基础库,更重要的是引入了一系列高级别的抽象层(如Vitis Vision Library),极大地方便了计算机视觉等领域复杂应用快速原型搭建的需求. #### 性能调优特性 两者都具备性能分析器来帮助识别瓶颈所在位置以便做出针对性改进措施;但是,在最新版本里,Vitis HLS增加了更多样化的编译参数设置可能性以及更好的多线程处理机制的支持,有助于挖掘潜在的最大吞吐量或最低延迟表现形式. ```cpp // 示例代码展示如何在Vitis HLS环境中定义一个简单的加法函数 #include "hls_math.h" void adder(ap_uint<32> a, ap_uint<32> b, ap_uint<32>& sum){ #pragma HLS INTERFACE s_axilite port=a bundle=CTRL #pragma HLS INTERFACE s_axilite port=b bundle=CTRL #pragma HLS INTERFACE s_axilite port=sum bundle=CTRL #pragma HLS INTERFACE ap_ctrl_none port=return sum = hls::add(a,b); } ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值