HDLBits答案_移位寄存器+4选1多路器

verilog练习网址：

https://hdlbits.01xz.net/wiki/Module_shift8

做个简单的verilog做题记录

题目描述：

您将获得一个my_dff8具有两个输入和一个输出的模块（实现一组 8 个 D 触发器）。实例化其中三个，然后将它们链接在一起以形成一个长度为 3 的 8 位宽移位寄存器。此外，创建一个 4 对 1 多路复用器（未提供），根据以下条件选择输出内容sel[1:0]： 输入值d，在第一个之后，在第二个之后，或者在第三个 D 触发器之后。（本质上，sel选择延迟输入的周期数，从零到三个时钟周期。）

提供给您的模块是： module my_dff8 ( input clk, input [7:0] d, output [7:0] q );