这是一个用 Verilog 实现的四选一数据选择器的例子:
module data_selector (
input wire [3:0] select, // 选择哪一位数据输出
input wire [3:0] data_in_0, // 输入数据 0
input wire [3:0] data_in_1, // 输入数据 1
input wire [3:0] data_in_2, // 输入数据 2
input wire [3:0] data_in_3, // 输入数据 3
output wire [3:0] data_out // 输出数据
);