SOC架构知识框架

本文探讨了SoC(System on Chip)架构设计的重点,包括根据功能定义模块,整合CPU、总线、内存、DMA等主要组件,并关注功耗和面积优化。架构师需要理解关键接口并进行软硬件协同调试,确保在FPGA上实现功能。此外,文中还提到了多总线/多主机仲裁的挑战和软硬件协同工作在启动、睡眠等场景的应用。
摘要由CSDN通过智能技术生成

1. SOC架构主要做system ,根据功能define 模块。

2. SOC integrating

难点和重点:
Bus, memory , DMA,flash,arbiter, 各种controller, 各种外设;

SOC 架构师不必mastering 每一个模块,但是要mastering 主要模块 和interface , 比如cpu Bus/interface , menory interface ,DMA ,Arbiter … 能够根据功能做出最适合的system ,还要考虑功耗,面积… 大部分CPU core 都有一份 integrating 的文档,介绍CPU的各个接口和功能,CPU core 和大部分IP 都是现成的代码,架构主要做system 和interface ,sysrem 就是如何把cpu和Bus, memory , DMA,flash,arbiter 这些主要模块整合起来,有时还要自己写一些interface 。

3. 软硬件协同调试

最终是要做出一款SOC 能够跑对应的软件的,完成第二步后, 最起码要在FPGA上跑起来,模拟真实应用场景,让软件在SOC 上run 起来,SOC架构师要知道CPU是如何启动的,一些底层的驱动要懂。

以上没有提验证,综合和后端,主要是从system 角度做了简单分析,这是一项system project ,没有丰富的经验是做不来的,一般初学者从做模块起步,做的多了,各模块都熟了,IC设计流程也熟了,软件也要懂一点,然后才能做架构设计。

个人的一些浅见,一个设计功能需求确定了,外围功能基本七七八八及定下来了,但把外围拼凑成一个SoC还需要设计:
1.功耗:包含时钟数架构,多电源域设计,这关系到设计的成本和运行速度
2.多总线/多主机:在专用ASIC中多总线/多主机现在基本是常用状态,如何仲裁是非常头疼的问题
3.软硬协同:如睡眠,停机,启动,都是软硬件协调完成的,如何划分业务,还需要根据实际情况仔细斟酌

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值