quartus
Wiley.Wen
这个作者很懒,什么都没留下…
展开
-
Qsys生成simulator时产生的tcl脚本建立仿真
用Qsys生成simulator时产生的tcl脚本建立仿真的过程:对QSYS的仿真采用其自己生成的sim文件夹中的tcl脚本,不用自己在do文件中加入IP文件列表了,可以比较快速的建立qsys的仿真工程。针对该qsys的testbench还是得自己建的。过程如下:针对qsys核建立测试工程将msim_setup.tcl中的# # TOP-LEVEL TEMPLATE - BEGIN 到# # TOP-LEVEL TEMPLATE - END 复制到另外一个文件,保存为mentor.do修改 me原创 2020-07-08 09:17:31 · 715 阅读 · 0 评论 -
quartus16.1使用过程中的错误原因分析
在项目中基于quartus16.1做A10 soc开发中发现经常会有各种莫名错误,排除相关设置及设计代码原因后,有相当一部分问题原因跟基于16.1开发A10项目时对服务器硬件资源需求相关。1.quartus编译过程出错 错误提示:failed to synchronize partition; 翻译过来是:分区同步失败 原因:内存紧张,无法满足综合所需内存空间2.fit过程出错 错...原创 2018-05-09 15:10:56 · 3981 阅读 · 0 评论 -
Intel FPGA调试linux系统USB-Blaster驱动安装
Intel FPGA调试linux系统USB-Blaster驱动安装驱动安装步骤驱动安装步骤1.不同linux系统驱动文件创建1)ubuntuFor Ubuntu 12.04/14.04/16.04 create the file /etc/udev/rules.d/51-usbblaster.rules with the following contents:# USB Blaster...原创 2019-06-19 11:19:43 · 1443 阅读 · 1 评论 -
Intel FPGA高速设计代码原则总结
1.问题来源使用Intel FPGA做项目开发,timing优化的时候发现双端口fifo 异步复位端口出现reconvery 不满足的warning2.问题解决方法查看了Intel fifo ug,有如下一段描述:通过描述修改fifo设置参数,重新generate fifo ip,重新对项目工程进行版本综合,问题得到解决3.附带一些quartus中timing问题其它解决办法(A10)...原创 2019-07-01 19:10:28 · 995 阅读 · 0 评论