《Intel Arria 10 Avalon-MM DMA Interface for PCI Express Solutions User Guide》文档学习

已于 2022-07-24 09:10:29 修改
阅读量355 收藏
点赞数
文章标签： 学习 网络
于 2022-07-24 09:04:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/miffywm/article/details/96275755
版权

《Intel Arria 10 Avalon-MM DMA Interface for PCI Express Solutions User Guide》文档学习

1. Datasheet

  • arria10和cyclone10中pcie ip协议支持pcie2.0和pcie3.0
  • pcie ip对pcie协议进行精简，比如删除了TLP encoding and decoding
  • ip中包含read DMA and write DMA engines
  • 提供128bit和256bit两种接口

Pcie Avalon-MM DMA Interface:
在这里插入图片描述
不同接口配置下最大理论吞吐率：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
pcie协议栈ip实现是硬逻辑，不需要占用任何逻辑资源，而Avalon-MM DMA是通过软逻辑实现的，需要占用逻辑资源。
在这里插入图片描述

2. Getting Started with the Avalon-MM DMA

Wiley.Wen
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Avalon内存映射接口（Avalon-MM）
shanghaiqianlun的专栏
04-14 6781
3.1 Avalon-MM介绍 可以使用Avalon-MM接口实现主从设备之间的读写接口，典型的设备如： 微处理器 内存 UARTS DMAs Timers Avalon-MM接口可以很简单，也可以很复杂，比如具有固定周期的读写传输的SRAM具有很简单的Avalon-MM，具有突发传输能力的流水线接口可能会是很复杂。 图5是个典型的系统，高亮显示一个连接到互联架构上的Avalon-M...
Arria V Avalon-ST Interface for PCIe
11-14
Altera® Arria® V FPGAs include a confgurable, hardened protocol stack for PCI Express® that is compliant with PCI Express Base Specication 2.1 or 3.0. Te Hard IP for PCI Express using the Avalon ...
**alon_MM DMA Interface for PCIe使用详解
weixin_33795833的博客
07-06 420
在所从事的项目中需要用到PCIE和DMA，经过再三研究，反复查看相关资料，终于弄懂了**alon_MM DMA Interface for PCIe的使用方法。   PCIE在fpga和上位机之间起着中间桥梁的作用，具有双向传输数据的功能。以下是**alon_MM DMA Interface for PCIe结构图，后面再分别详细介绍。      该ip可以使用Internal Descripto...
Altera Arria10 FPGA PCIe Avalon-MM DMA设计
黑客三遍猪
06-24 5779
FPGA设计 DMA原理框图如下，实际应用中把双口RAM换成自己的IP即可，首先使能了内部Descriptor Controller，那么BAR0默认连接到了Descriptor，若想通过PCIe BAR来访问寄存器，就必须得添加一个BAR4，其实可以不用使能内部的Descriptor Controller，自己添加DMA IP，手动在Qsys中连线，这样一个BAR就够了。Read Data M...
arria10收发器中文手册
03-08
arria10系列高速收发器中文说明手册，详细介绍高速收发器的使用方法和硬件特性。
DMA直接存储访问概述
Dio980的博客
01-26 1053
DMA Direct Memory Access 几乎存在所有先进的处理器中。它允许读写速度不同的外设和内存进行数据交互，而不需要占用CPU太多的时间。如果不用DMA机制，CPU需要将数据搬到暂存地，再搬到新地址上去。在这个时间中，CPU无法进行其他工作。 DMA 传输将数据从一个地址空间复制到另外一个地址空间。当CPU 初始化这个传输动作，传输动作本身是由 DMA 控制器来实行和完成。典型
intel fpga avalon自制ip
xindongpai的博客
04-11 747
Avalon协议
intel外设接口介绍（Intel Arria 10 Hard Processor System Technical Reference Manual）----SPI
hungtaowu的博客
03-21 359
原文链接：https://www.intel.com/content/www/us/en/docs/programmable/683711/21-2/features-of-the-spi-controller.html 20.1. Features of the SPI Controller The SPI controller has the following features: † Serial master and serial slave controllers – Enable serial
arria10soc-boot 中文手册
04-02
本文档提供有关引导流程，引导源器件以及如何为 Arria® 10 SoC 生成和调试引导加载器的综合信 息。 本SoC 引导用户指南详细介绍了以下几个方面： • Arria 10 SoC 系统支持的典型引导流程 • 可用的引导源器件及其...
25G Ethernet Intel Arria 10 FPGA.pdf
02-25
25G Ethernet Intel Arria 10 FPGA IP User Guide 25G以太网用户手册
cyclone10 demo原理图
05-29
cyclone10 demo原理图，可作为cycone10的开发参考原理图
PCIE_DMA：xapp1052学习笔记
08-06
　RP：Root complex的部分。其中rport就是PCIE端口部分；rx_usrapp是RX部分，负责发送数据；tx_usrapp是TX部分，负责接收数据；cfg_usrapp是配置部分，配置读写使能，错误控制等，还有一些常用的任务方便其他模块调用；com_usrapp是加载RX/TX文件，把RX/TX的数据以dat文件形式保存，需要时加载/覆盖。pl_usrapp物理层控制和状态部分
Intel_Arria10_andCyclone10_GX_Transceiver_High-Speed_Link_Tuning.pdf
05-11
Quick_Guide_for_Intel_Arria10_and_Intel_Cyclone10_GX_Transceiver_High-Speed_Link_Tuning
Intel Arria10 datasheet
12-15
Intel Arria 10 FPGA是Intel Altera系列的一款高级可编程逻辑器件，广泛应用于高性能计算、网络通信、视频处理和嵌入式系统等多个领域。该器件的数据手册详细介绍了其电气特性、操作条件、切换特性、收发器性能、...
嵌入式系统/ARM技术中的Altera的PCI-SIG兼容x1和x4 PCIe解决方案支持Arria GX FPGA
12-03
Arria GX FPGA结合了Altera的PCI Express x4 MegaCore IP，使得设计者能够在各种应用场景中轻松实现PCIe连接。此外，该FPGA还支持Serial RapidIO (SRIO)和千兆以太网 (GbE)，进一步拓宽了其在通信和网络领域的应用...
Intel Arria10系列FPGA收发器简介
硬码农二毛哥的博客
02-06 3866
1 Arria 10 收发器概述 Intel Arria 10 FPGA 最多可提供 96 个 GX 收发器通道 ，适合用于芯片到芯片、芯片到模块以及背板收发。 Arria 10 GX 和 SX 器件所配备的 GX 收发器通道在用于芯片到芯片收发和背板收发时，所支持的最高数据速率分别为 17.4 Gbps 和 12.5 Gbps。 Arria 10 GT 器件最多可配备 6 个 GT 收发器通道，这些通道在用于短距离芯片到芯片收发和芯片到模块收发时最高可支持 25.8 Gbps 的数据速率。 Arria
Arria 10 Avalon-MM DMA接口PCIe解决方案用户指南
暗夜
05-22 851
注意：内容不全，要根据名字网上搜索。
DMA简介（一）
lijq94的博客
09-09 929
一、基本概念 AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可将CPU从数据搬移任务中解放出来。在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（也是AXI4-Stream转AXI4-MM）可以不需要ARM管理，但是在SOC开发时是危险的，这是后话了。 如...
DMA三种方式以及DMA特点
热门推荐
hanhan的博客
01-10 3万+
DMA三种方式：数据块传送方式、周期挪用方式、交替访存方式 数据块传送方式：在I/O接口电路中设置一个比较大的数据缓冲区，一般能存放一个数据块，I/O接口电路与内存之间的数据交换以数据块为单位。总线仲裁器判定究竟是DMA控制器还是CPU能获得总线的使用权。 周期挪用方式：当I/O接口没有DMA请求时，CPU按程序要求访问内存；一旦I/P接口有DMA请求，则I/O接口挪用一个或几个周期。缺点是：数据输入或庶出过程中实际占用了CPU时间。 交替访存方式：CPU与DMA控制器交替访问内存。不需要总线使用权的申请、
Arria V FPGA的Avalon-ST接口详解：PCIe协议设计与应用
本文档主要介绍了Altera公司Arria V系列FPGA中的PCI Express (PCIe) 接口，特别是使用Avalon Streaming (Avalon-ST) 界面的配置方法和设计流程。Arria V FPGA集成了一个可配置的、硬化的PCIe协议栈，兼容PCI Express...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值