前言
复习一下研究生时候一个小的课设题,内容在《Verilog HDL高级数字设计(第二版)》“7.3 RSIC存储程序机的设计与综合”,目的是做一个精简指令集计算机。之前一直很是不能理解其中的设计思路与结构,最近这段时间在有了一些实践经验后有种豁然开朗、一拍即合的感觉,趁着还记得赶紧记下来。
完整目录:
复习一下研究生时候一个小的课设题,内容在《Verilog HDL高级数字设计(第二版)》“7.3 RSIC存储程序机的设计与综合”,目的是做一个精简指令集计算机。之前一直很是不能理解其中的设计思路与结构,最近这段时间在有了一些实践经验后有种豁然开朗、一拍即合的感觉,趁着还记得赶紧记下来。
完整目录: