ARM微控制器振荡器设计指引（2）

最新推荐文章于 2024-06-11 20:34:14 发布

MUKAMO

最新推荐文章于 2024-06-11 20:34:14 发布

阅读量991

点赞数 31

分类专栏：单片机基础应用文章标签： arm开发单片机嵌入式硬件

本文链接：https://blog.csdn.net/mukamo/article/details/138696088

版权

单片机基础应用专栏收录该内容

24 篇文章 0 订阅

订阅专栏

续《ARM微控制器振荡器设计指引（1）》

3.5.2 驱动电平测量方法2

驱动电平可以计算为 $DL=I_{QRMS}^{2}\times ESR$ （其中 𝐼𝑄𝑅𝑀𝑆I是交流电流的有效值）。通过使用低电容示波器探头（不超过1皮法）测量放大器输入端的电压摆动，可以计算出这个电流。放大器输入端的电流相对于通过 𝐶𝐿1 的电流可以忽略不计，因此我们可以假设通过晶体的电流等于流过 𝐶𝐿1的电流。因此，该点的有效值电压与有效值电流之间的关系为 $I_{QRMS}=2\pi F\times V_{RMS}\times C_{tot}$ ，其中：

$I_{QRMS}$ 代表交流电流的有效值（单位：安培）
𝐸𝑆𝑅 代表等效串联电阻（单位：欧姆）
𝐹代表晶振频率（单位：赫兹）
$V_{RMS}$ 代表电压的有效值（单位：伏特） $V_{RMS}=\frac{V_{PP}}{\sqrt[2]{2}}$ " $V_{PP}$ " 是指在 $CL_1$ 级别测量的峰-峰电压。
$C_{tot}$ 代表总电容（单位：法拉） $C_{tot}=CL_1+(\frac{C_S}{2})+C_{probe}$

– 𝐶𝐿1 是放大器输入端的外部负载电容。

– 𝐶𝑠 是杂散电容。

– 𝐶𝑝𝑟𝑜𝑏𝑒是探头电容。

因此， $DL=\frac{ESR\times (F\times \pi \times Ctot))^{2}\times Vpp^{2}}{2}$

这个值不得超过晶体制造商指定的驱动电平。

请注意：在测量LSE（低频段增强）输入的电压摆动时要小心，因为它对负载电容非常敏感。建议使用输入电容为0.1皮法（pF）的探头。

3.5.3 计算外部电阻
外部电阻的作用是限制晶体的驱动电平，与 CL2 一起，它形成一个低通滤波器，迫使振荡器以基频开始振荡，而不是以谐波振荡（防止振荡器在基频的奇次谐波上振动）。如果晶体中消耗的功率高于晶体制造商规定的值，为了避免过驱动晶体，外部电阻 $R_{Ext}$ 就成为必须的。如果选定的石英晶体消耗的功率低于晶体制造商规定的驱动电平，那么不建议插入 $R_{Ext}$ ，其值应为0欧姆（ $0 \Omega$ ）。
通过考虑由 $R_{Ext}$ 和 $CL2$ 形成的电压分压器，可以得到 $R_{Ext}$ 的初始估计值。因此， $R_{Ext}$ 的值等于 $CL2$ 的电抗。因此， $R_{Ext} = \frac{1}{2 \pi F CL2}$ ，所以，以8MHz的振荡频率和 $CL2 = 15$ 皮法（pF）为例，我们得到 $R_{Ext}=1326\Omega$ 。
优化 $R_{Ext}$ 的推荐方法是首先按照前面解释的方法选择 $CL_1$ 和 $CL_2$ ，然后在 $R_{Ext}$ 的位置连接一个电位器。电位器最初应设置为大约等于 $CL_2$ 的电容性电抗。然后根据需要进行调整，直到获得可接受的输出和晶体驱动电平。
注意：在计算 $R_{Ext}$ 后，建议重新计算增益裕度（参见第3.4节），以确保添加 $R_{Ext}$ 对振荡条件没有影响。也就是说， $R_{Ext}$ 的值必须加到 ESR 中，在 $g_{mcrit}$ 的表达式中，并且 $g_m \gg g_{mcrit}$ 也必须保持成立：
$g_m \gg g_{mcrit} = 4 \times (ESR + R_{Ext}) \times (2 \pi F)^2 \times (C_0 + CL)^2$
注意：如果 $R_{Ext}$ 太低，晶体的功耗会大幅减少。如果 $R_{Ext}$ 太高，则不会发生振荡。

3.6 启动时间

这是振荡开始并逐渐建立，直到达到稳定振荡阶段所需的时间。启动时间取决于多种因素，其中包括所使用的谐振器的Q因子。如果振荡器与具有高Q因子的石英晶体谐振器配对，那么与使用陶瓷谐振器相比，启动时间会更长（陶瓷谐振器以其与石英晶体谐振器相比较差的Q因子而闻名）。

启动时间还依赖于外部组件 𝐶𝐿1和 𝐶𝐿2，以及晶体频率。晶体的名义频率越高，启动时间越短。此外，启动问题通常出现是因为增益裕度没有适当地设计（如前所述）。这可能是由于 𝐶𝐿1和 𝐶𝐿2 过大或过小，或者是因为等效串联电阻（ESR）过高造成的。

例如，与几兆赫兹名义频率晶体谐振器配对的振荡器通常在几毫秒的延迟后启动。 32.768 kHz晶体的启动时间范围从1到5秒不等。

振荡电路的启动时间与软件可靠性相关性非常高，如果在振荡电路不稳定的时候，就运行软件，发生异常的可能性非常大。

3.7 晶振的牵引度

水晶的拉力范围，也称为水晶的敏感度，衡量的是晶体所看到的负载电容小变化对振荡频率偏移的影响。这个参数在处理低速振荡器时更为重要，因为它们被用来为计时功能（如实时时钟）提供时钟信号。
当最终应用仍处于设计阶段时，晶振的牵引度对低速振荡器的精度（以及由此振荡器驱动的所有计时功能）的影响并不明显。这是因为设计师会微调负载电容器，直到获得所需的振荡频率。当设计进入生产阶段时，它就被固定下来，所有被动组件，包括负载电容器，其值都已明确定义。负载电容的任何变化都会引起振荡频率的偏移。
晶体所看到的电容性负载（CL）的变化可以被认为是由于操作环境不当造成的，并且只有在最终设计没有被正确操作时才会发生。实际上，这并非如此，因为负载电容的变化相当频繁，并且必须由设计师考虑。振荡器所看到的电容性负载（CL）的主要贡献者是：
- 负载电容器 $CL_1$ 和 $CL_2$ 的电容
- PCB走线的杂散电容
- 振荡器引脚的寄生电容
上述任何电容的变化都会直接导致振荡频率的偏移。当设计处于生产阶段时，这些电容值中的许多无法被精确控制。选择一个具有低拉力范围的晶体可以限制这种生产不确定性对最终振荡频率精度的影响。
一般来说，晶体的负载电容越大，晶振的牵引度范围越低。以一个具有每法拉（pF）45 PPM晶振的牵引度范围的晶体为例。为了微调振荡频率，这个晶体由两个C0G陶瓷电容器（其标称值的±5%公差） $CL_1$ 和 $CL_2$ 加载，具有相同的7皮法（pF）电容。
从晶体的角度来看，两个负载电容器串联安装，这意味着它们对 CL 的贡献是 $(CL1 = CL2) / 2$ 。它们对 CL 的贡献的公差保持不变，等于±5%。如果我们假设在设计阶段所有剩余的对 CL 的贡献者都保持在其标称值（为了评估仅由负载电容器公差引起的频率偏移幅度），那么晶体所看到的负载电容CL 要么减少0.175皮法（pF），要么增加相同的值。这导致了振荡偏移：
上述例子表明，较低的拉力范围会导致小的负载电容偏差对频率偏移的影响较小。晶振的牵引度范围是定义最终应用偏差PPM预测时的一个重要因素。

0.175 pF × 45 PPM/pF = ~7.8 PPM（每天的时间偏差为-0.7s）

这个计算表明，当负载电容变化0.175皮法（pF）时，对于一个具有每皮法（pF）45 PPM牵引率的晶体，其振荡频率将发生大约7.8 PPM（百万分之一）的偏移。PPM是衡量频率稳定性和精度的单位，常用于描述晶体振荡器的性能。因此，上述计算结果表明了在设计时考虑负载电容变化对晶体振荡器频率精度可能产生的影响的重要性。

$Pullability(PPM/pF ) =\frac{C_m\times 10^{6}}{2\times (C_0+C_L)^{2}}$

在晶体振荡器的设计和应用中，了解晶体的动态特性对于确保精确的频率控制至关重要。以下是一些关键参数的定义，它们对于理解和调整振荡频率以及估计最终的精度不确定性（PPM）预算非常重要：

$- C_m$ 是晶体的运动电容（单位：皮法，pF）。
- $C_0$ 是晶体的并联电容（单位：皮法，pF）。
- $CL$ 是晶体的名义负载电容（单位：皮法，pF）。

晶体的运动电容 $C_m$ 指的是晶体内部机械振动部分的等效电容，它是晶体谐振特性的关键参数之一。晶体的并联电容 $C_0$ 是晶体两个电极之间的静态电容，它也会影响振荡频率。晶体的名义负载电容 $CL$ 是设计中用于与晶体一起工作的外部电容，用以调整工作频率。

接下来的部分将更详细地描述如何校准振荡频率，以及如何估计最终的精度不确定性（PPM）预算。这通常涉及到对上述参数的精确测量和计算，以及可能的电路调整，以确保振荡器达到所需的工作频率和稳定性。通过精确地选择和调整 $CL$ ，可以补偿晶体的拉力范围和其他可能影响频率的因素，从而实现设计目标的精度和稳定性。

3.8 安全系数

3.8.1 定义

谐振器（如晶体谐振器）会经历老化效应，这些效应随着时间的推移导致谐振器参数偏离规格定义的值。受影响的参数之一是谐振器的等效串联电阻（ESR），其值取决于环境条件，如湿度和温度。振荡器的跨导取决于电源电压和温度。

安全系数参数用于确定振荡器在操作条件和应用寿命期间的安全运行。它衡量振荡器在操作条件下不失效的能力。安全系数定义为振荡器负电阻与其ESR的比率：

$S_f=\frac{R_{Oscillator negative resistance}}{ESR}=\frac{R_{ADD}+ESR}{ESR}$

$R_{ADD}$ 是附加电阻，可能包括外部电阻或电路中其他电阻性元件。

3.8.2 测量方法

为了测量振荡器的负电阻，需要在谐振器上串联一个电阻，如图8所示。

图8 负阻抗测量方法

以下是测量振荡器负电阻的步骤：

初始设置：开始时，振荡器在没有额外串联电阻的情况下工作。
逐步增加电阻：逐渐增加串联电阻 𝑅seriesRseries 的值，每次增加后都测试振荡器是否能够成功启动。
停止条件：当增加到某个电阻值后，振荡器无法正确启动，这个电阻值即为振荡器的负电阻。
安全系数的计算：一旦确定了振荡器的负电阻，就可以使用之前定义的公式计算安全系数 𝑆𝑓。
安全阈值的判断：根据表4中的指导，检查 𝑆𝑓 是否满足 MCU设备的 LSE 或 HSE 振荡器的安全阈值。

3.8.3 安全系数

对于 MCU 振荡器表4总结了中嵌入的振荡器的安全系数（𝑆𝑓Sf）。对于 LSE（低速外部）振荡器，当 𝑆𝑓≥3 时，认为振荡是安全的；而对于 HSE（高速外部）振荡器，当 𝑆𝑓≥5 时，振荡是安全的。

表4. STM32和STM8振荡器的安全系数（𝑆𝑓Sf）(1)

安全系数 (𝑆𝑓Sf)	保证级别	HSE (高速外部)	LSE (低速外部)
𝑆𝑓≥5Sf≥5	安全级别高	安全	非常安全
3≤𝑆𝑓<53≤Sf<5	安全级别中等	不安全	安全
𝑆𝑓<3Sf<3	安全级别低	不安全	不安全

3.9 振荡模式

3.9.1 基频和泛音模式的定义

方程（4）给出了晶体的振荡频率 𝐹𝑝，它依赖于晶体阻抗为零的串联谐振频率 𝐹𝑠。当振荡器围绕 𝐹𝑝振动时，我们称其工作在基频模式。

𝐹𝑠（因此 𝐹𝑝）取决于图1中晶体理论模型的参数。这些参数由晶体制造商提供，它们定义了晶体设计用于围绕基频振荡的频率。

在实际应用中，AT切割石英晶体的阻抗在几个频率上达到零值，这些频率对应于其基本振动频率的奇数倍。晶体也可以围绕这些奇数倍中的一个振动，这些是泛音振荡模式。

图9展示了AT切割晶体在基频、随后的奇数倍（第三和第五泛音被表示出来）以及一些寄生频率处阻抗的抵消。

图9. AT切割石英晶体的基频和泛音频率

基频和泛音模式的区别在于晶体振动的频率。基频模式是晶体设计的主要工作模式，而泛音模式则是晶体在高于基频的奇数倍频率下工作。泛音模式可能会因为电路设计不当或其他因素而被激发，这可能会导致不希望的振荡行为。

设计振荡器时，通常推荐使用基频模式，因为它提供了最佳的频率稳定性和较低的老化率。然而，泛音模式在某些应用中也有其用途，尤其是在需要更高频率输出的情况下。在选择晶体和设计振荡器电路时，了解晶体的基频和泛音特性是非常重要的。

注释：AT切割石英晶体是与HSE（高速外部振荡器）一起使用晶体中的大多数类型。对于LSE（低速外部振荡器），可以使用音叉晶体，但它们不显示相同的振荡模式可能性（图9对它们不适用）。在这部分内容中，当我们提到晶体时，我们考虑的是AT切割石英晶体。

这种多次谐振的取消是因为一个更精确的石英晶体理论模型显示，每个泛音模式都有一个RLC（电阻-电感-电容）支路，如图10所示。

图10 晶振工作在三次谐波的泛音模式

例如，可以通过实现图11中所示的振荡器来使用第三泛音模式，以抑制基频（理论上可以通过抑制之前的模式来选择每个泛音模式）。

图11. 第三泛音振荡器实现

3.9.2 第三泛音模式优点和缺点

由于厚度问题，设计用于高频率基频模式的晶体非常昂贵，需要高端切割技术和非常谨慎的实施。实际上，对于超过50MHz的频率，以基频模式操作变得不可能。这就是为什么大多数高频晶体被设计为在第三泛音模式下工作的原因（可以切割晶体，使其工作频率是其振荡频率的三倍）。

第三泛音模式的优点：

成本效益：与基频晶体相比，第三泛音晶体通常更经济，因为它们可以在较低的基频下切割，从而降低了制造成本。
技术可行性：对于50MHz以上的频率，使用基频模式的晶体变得越来越不切实际，因为需要更精细的切割技术和更高的精度。
设计灵活性：第三泛音模式为高频应用提供了更多的设计选择，因为晶体可以在更低的基频下设计，而振荡器电路则可以调整以产生所需的高频输出。

第三泛音模式的缺点：

稳定性问题：泛音模式可能比基频模式更敏感于温度变化和电路负载，这可能会影响振荡器的稳定性和精度。
老化效应：泛音晶体可能会有更快的老化速率，因为它们在更高的机械应力下工作。
电路复杂性：设计用于第三泛音模式的振荡器可能需要更复杂的电路，以确保所选泛音频率的稳定性和抑制其他不需要的频率。
频率偏差：由于泛音模式的敏感性，晶体可能会对电路中的微小变化（如负载电容的变化）有更大的频率偏差。
生产公差：在生产过程中，晶体的尺寸和形状可能会有微小的变化，这可能会影响其在第三泛音模式下的性能。

在第三泛音模式下工作的晶体模型（见图11）显示，与基频模式相关联的参数相比，电阻 $R_m$ 大约是基频模式的三倍，而电容 $C_m$ 是基频模式的九分之一。

对于第三泛音模式，这些差异意味着Q因子（品质因数）更高，因为RC串联电路的品质因数是 $\frac{1}{\omega }RC$ （其中 𝜔是角频率），这表示能量损失更少、性能更稳定、抖动更低、拉力范围更小（参见第3.7节）。较低的牵引率范围意味着当应用在现场部署时频率偏移较小，但代价是振荡频率的可调性降低。

4 选择合适晶体和外部组件

4.1 嵌入式在MCU微控制器/微处理器中的低速振荡器

在选择适用于STM32微控制器/微处理器中低速振荡器的晶体时，设计者面临着多种技术参数的考量，以下是几个主要的技术因素：

晶体尺寸或封装：选择晶体时，需要考虑其物理尺寸和封装类型，以确保它能够适配微控制器的电路板设计。
晶体负载电容（𝐶𝐿）：晶体的负载电容影响振荡频率的稳定性，选择合适的负载电容对于确保振荡器的性能至关重要。
振荡频率偏移（PPM）：频率偏移表示晶体振荡频率与标称频率之间的差异，通常以百万分之一（PPM）来衡量。较小的频率偏移意味着更高的频率精度。
启动时间：晶体振荡器达到稳定振荡所需的时间，对于需要快速启动的应用来说，较短的启动时间是一个重要的考量因素。

设计者需要根据设计的关键标准，如成本、尺寸、性能等，对这些参数进行权衡。图12可能展示了市场上低速晶体谐振器的分类，这种分类基于上述的技术因素和设计者需要做出的权衡。通过这种分类，设计者可以更系统地筛选和选择适合特定应用需求的晶体谐振器。

图12 低速晶体谐振器

具有相对较高的负载电容（例如12.5皮法，pF）的谐振器需要更多的功率来驱动振荡器在谐振器的名义频率下工作。因此，针对低功耗目标的设计（例如，由硬币电池供电、需要非常长自主运行时间的RTC应用）更可能使用相对较小负载电容的谐振器。另一方面，大负载电容的谐振器与小负载电容的谐振器相比，具有更小的拉力范围。因此，对于没有严格功耗限制的设计，倾向于使用大负载电容的晶体来减少牵引率范围。
晶体谐振器被大量使用的关键领域之一是手持和可穿戴设备消费市场（如智能手机、蓝牙（Bluetooth®）套件）。对于这个市场细分，晶体尺寸至关重要。然而，众所周知，小尺寸晶体具有较高的晶体等效串联电阻（ESR）。如果目标设计在功耗方面有严格的限制（通常是这样的情形），选择可能会更加困难。在这种情况下，即使这会损害签约率范围，也应选择负载电容尽可能小的晶体，以优化功耗。此外，具有高ESR的晶体可能启动时间略长。如果没有对晶体尺寸的限制，那么建议选择ESR尽可能小的晶体。
在嘈杂的环境中（如工业何汽车应用的情况），如果没有功耗限制，建议选择负载电容高的晶体。这些晶体需要振荡器提供高驱动电流，但对噪声和外部干扰更加健壮。另一个优点是，设计签约率范围被最小化。
根据所使用的设备，下面列出的所有谐振器系列都可以与您的设计兼容，或者只有其中一些可以。MCU设备内嵌有两种类型的低速振荡器（LSE）：
- 恒定增益
恒定增益类型的LSE振荡器具有恒定增益，这使得它们只与上面提到的几个晶体组兼容。微控制器中的LSE振荡器针对设计有严格的功耗限制。因此，所选晶体应具有低负载电容和适度的ESR。嵌入在MCU微控制器中的LSE振荡器针对具有适度ESR和适度负载电容的晶体谐振器。
- 可配置增益
属于这个家族的LSE振荡器的主要优势是与大量晶体兼容。大量兼容的谐振器晶体允许设计者在选择兼容谐振器时专注于设计限制（如功耗、尺寸）。
上述振荡器分为两类：
- 动态（实时）可修改增益LSE振荡器
这种类型的LSE振荡器的增益可以在启动振荡器之前或启用之后进行更改。
- 静态可修改增益LSE振荡器
只有在关闭LSE振荡器时才能更改增益。如果需要增加或减少振荡器的跨导，必须首先关闭LSE。

注意：当静态或实时修改增益时，必须重新调整振荡频率的校准，以估计最终的精度不确定性（PPM）预估。

注意：在MCU微控制器中，高驱动模式（跨导 $g_m = 25 \, \mu A/V$ ）只能与12.5 pF晶体一起使用，以避免回路饱和振荡并导致启动失败。当与低CL晶体（例如6 pF）一起使用时，振荡频率抖动和占空比可能会失真。

4.2 如何选择兼容MCU的晶振

本节描述了推荐的程序，用于选择适合的晶体/外部组件。该程序基于以下步骤：

步骤0：选择基频设计的谐振器
选择一个设计为在基频模式下工作的谐振器（如第3.9节所述，MCU振荡器已验证可与在基频模式下振动的谐振器配合使用，同时使用图5中展示的皮尔斯振荡器电路），并确保所选择的谐振器设计为在基频模式下工作。

步骤1：检查谐振器与选定MCU的兼容性
要检查所选晶体与MCU微控制器/微处理器之间的兼容性，首先在第3.4节中描述的两种程序中确定要遵循的程序。决定必须基于数据手册中提供的振荡器规格做出。

- 如果指定了振荡器跨导参数，则应用第二种程序。确保增益裕度比率高于五倍（x5），以确保晶体与选定的MCU部件兼容。
- 如果相反指定了 $G_{mcrit-max}$ )，则确保振荡回路的 $g_{mcrit}$ 小于规定的 $G_{mcrit-max}$ 值。

步骤2：确定负载电容器 $CL_1$ 和 $CL_2$ 的电容值
要确定 $CL_1$ 和 $CL_2$ 负载电容器的正确电容值，应用第3.3节中指定的公式。所得到的值是将使用的确切电容的近似值。在第二阶段，为了微调负载电容器的值，进行一系列实验迭代，直到找到正确的电容值。

在实验阶段，使用一个标准晶体，即当它被晶体的名义负载电容 $CL$ 加载时，其PPM漂移是众所周知的。这种晶体可以由制造商应要求提供。选择此晶体后，计算当晶体被其名义负载电容加载时的振荡频率 $F_{standard}$ 。此频率由以下公式给出：

$F_{standard} = F_{nominal} \times \left( 1 + \frac{PPM_{standard}}{1,000,000} \right)$

其中：
- $F_{standard}$ 是当标准晶体被其名义负载电容加载时的标准晶体振荡频率。
- $F_{nominal}$ 是晶体数据手册中指定的振荡名义频率。
- $PPM_{standard}$ 是由晶体制造商表征的标准晶体的振荡频率漂移。

通过这些步骤，设计者可以确保所选晶体与MCU微控制器/微处理器兼容，并且其性能符合设计要求。这个过程可能需要一些实验和调整，以确保振荡器达到最佳性能。

当计算出 $F_{standard}$ 后，请按照以下顺序进行：

1. 使用计算得出的 $CL_1$ 和 $CL_2$ 电容值进行第一次实验迭代：
- 如果振荡频率等于 $F_{standard}$ ，则 $CL_1$ 和 $CL_2$ 是正确的电容值。用户因此可以跳过2和3的子步骤。
- 如果振荡频率比 $F_{standard}$ 慢，执行2的子步骤；否则执行3的子步骤。

2. 对于这次实验迭代，减小 $CL_1$ 和 $CL_2$ 的电容值，再次测量振荡频率，并与 $F_{standard}$ 进行比较：
- 如果振荡频率比 $F_{standard}$ 慢，重复执行2的子步骤；否则执行3的子步骤。
- 如果振荡频率几乎等于 $F_{standard}$ ，则使用最后的 $CL_1$ 和 $CL_2$ 电容值。

3. 对于这次实验迭代，增加 $CL_1$ 和 $CL_2$ 的电容值，再次测量振荡频率，并与 $F_{standard}$ 进行比较：
- 如果振荡频率比 $F_{standard}$ 慢，重复执行2的子步骤；否则执行3的子步骤。
- 如果振荡频率几乎等于 $F_{standard}$ ，则使用最后的 $CL_1$ 和 $CL_2$ 电容值。

步骤3：检查振荡回路的安全系数
必须按照第3.8节中描述的方法评估安全系数，以确保振荡器在操作条件下安全振荡。

注意：许多晶体制造商可以根据要求检查设备/晶体配对的兼容性。如果配对被判断为有效，他们可以提供包括推荐的 $CL_1$ 和 $CL_2$ 值以及振荡器负电阻测量的报告。在这种情况下，可以跳过步骤2和3。

步骤4：计算驱动电平和外部电阻
计算驱动电平（DL）（见第3.5节），并检查它是否大于或小于 $DL_{crystal}$ ：
- 如果 $DL < DL_{crystal}$ ，则不需要外部电阻（已找到合适的晶体）。
- 如果 $DL > DL_{crystal}$ ，用户应计算 $R_{Ext}$ 以使： $DL < DL_{crystal}$ 。用户随后应考虑 $R_{Ext}$ 重新计算增益裕度。
- 如果增益裕度 > 5，已找到合适的晶体。如果不是，那么这个晶体不行，必须选择另一个晶体。返回步骤1：检查谐振器与选定MCU的兼容性，为新晶体运行程序。

步骤5（可选）：计算PPM精度预算
最后，使用下面的公式估算应用的PPM精度预算：

$\text{PPMBudget} = \text{PPMBudget}_{crystal} + \text{PPMBudget}_{temperature} + \text{PPMBudget}_{aging} + \text{PPMBudget}_{load}$

其中：
- $\text{PPMBudget}$ 是振荡频率的估计精度。
- $\text{PPMBudget}_{crystal}$ 是数据表中指定的晶体PPM精度。
- $\text{PPMBudget}_{temperature}$ 是温度变化引起的PPM精度预算。
- $\text{PPMBudget}_{aging}$ 是晶体老化引起的PPM精度预算。
- $\text{PPMBudget}_{load}$ 是负载电容变化引起的PPM精度预算。

这个可选步骤有助于设计者评估整个系统在不同因素影响下的频率精度，从而确保最终产品能够满足精度要求。

偏差（𝐶𝐿）以皮法（pF）为单位表示，它衡量由于负载电容器值的公差以及PCB制造工艺偏差导致的杂散电容（𝐶𝑆）变化而引起的负载电容（𝐶𝐿）的偏差。

牵引率范围以PPM/皮法（pF）表示（参见第3.7节）。

注意：上述计算的PPM预算没有考虑温度变化的影响，而温度变化可能会使PPM预算增大。

5 提高振荡器稳定性的技巧

5.1 PCB设计

为了确保振荡器的稳定运行，需要在PCB设计上采取一些措施来维持信噪比（SNR）在一个合理的水平，以降低振荡器对噪声的敏感度。以下是设计振荡器PCB时应考虑的一些关键点：

1. 尽量避免产生过高的杂散电容和谐振，因为这可能导致振荡器在非期望的泛音或谐波频率上共振，影响振荡控制。减少杂散电容还有助于缩短启动时间并增强振荡频率的稳定性。

2. 为了降低高频噪声在电路板上的传播，必须为微控制器/微处理器提供稳定的电源，确保晶体振荡无噪声干扰。为此，应使用适当尺寸的去耦电容来供电。

3. 应尽可能将晶体靠近微控制器/微处理器安装，以减少走线长度，降低电感和电容效应。在晶体与微控制器/微处理器的连接周围设置接地保护环，可以有效避免外部噪声的干扰。

4. 长走线或路径可能在特定频率下充当天线，这会在EMI认证测试中引起振荡问题。因此，应避免长走线，并参考图14和图16中的指导。

5. 传输高频信号的路径应远离振荡器的路径和组件，以减少相互干扰。

6. 振荡器的PCB设计应包含一个专用的底层地平面，该地平面应与应用PCB的地平面分开，并应与微控制器/微处理器的地线相连。这有助于防止振荡器组件与应用组件之间的干扰，如路径间的串扰。

7. 漏电流可能会增加振荡器的启动时间，甚至阻止振荡器启动。如果设备将在湿度较高的环境中运行，建议采取外部涂层措施以提高可靠性。

通过遵循这些PCB设计指南，可以显著提高振荡器的稳定性，减少噪声干扰，从而确保振荡器在各种环境条件下都能可靠地工作。

图13 推荐的晶振PCB布局

对图13所示的PCB区域，特别是对于LSE（低速外部）石英晶体、𝐶𝐿1、𝐶𝐿2以及通往 𝑂𝑆𝐶𝐼𝑁 和 𝑂𝑆𝐶𝑂𝑈𝑇 焊盘的路径，应使用三防漆进行封闭，形成共形涂层，以保护它们免受湿气、灰尘、湿度和温度极端变化的影响，这些因素可能导致启动问题。

共形涂层（三防漆）是一种保护性材料，通常为液体，在固化后形成一层均匀、连续的薄膜，能够保护电子设备免受环境因素的影响。在振荡器的敏感区域使用共形涂层，可以显著提高设备的可靠性和耐久性，特别是在恶劣的工作环境或多变的气候条件下。

5.2 PCB设计示例

示例1

图14. 具有分离的地平面和围绕振荡器的保护环的PCB

图15 地平面

图 16 信号线远离晶振

示例2

图17是一个PCB设计示例，它没有遵守第5.1节中提供的指南，原因如下：

振荡器组件周围没有地平面
走线过长
振荡器电容之间没有对称性
走线之间存在高串扰/耦合
测试点过多

图17. 初步设计（未遵守PCB设计指南）

根据指南进行改进后的PCB设计可能包括以下特点（参见图18）：

围绕振荡器的保护环连接到地平面：设置一个围绕振荡器的保护环，并将其连接到地平面，有助于隔离外部噪声，提高振荡器的稳定性。
振荡器电容之间的对称性：确保振荡器的两个负载电容（CL1和CL2）在布局上保持对称，可以减少不平衡导致的相位误差和串扰。
减少测试点：精简测试点的数量，仅在必要时设置测试点，以减少潜在的噪声源和物理损伤风险。
走线之间无耦合：避免走线之间的近距离平行布局，以减少串扰和电磁干扰。

图18. 最终设计（遵循指南）

图19 分开的地平面

图20 PCB 顶层

6 总结

在设计微控制器单元（MCU）的晶振电路时，确保振荡器的稳定性和精确性是至关重要的。设计MCU晶振电路时应考虑以下关键点：

1. 选择合适的晶体：选择一个在基频模式下工作的晶体，确保它与MCU兼容，并具有适当的负载电容和驱动能力。

2. 精确的负载电容：确定晶体所需的精确负载电容值，以匹配晶体的标称工作条件。

3. PCB布局：遵循良好的PCB布局实践，包括为振荡器设置一个稳定的地平面，并在其周围布置保护环。

4. 走线设计：保持振荡器的输入和输出走线尽可能短且直接，避免形成环路，以减少信号的延迟和损耗。

5. 避免串扰：确保振荡器的走线远离高速信号路径，以减少串扰和电磁干扰。

6. 去耦电容：在MCU的电源引脚附近放置去耦电容，以稳定电源供应并减少噪声。

7. 热管理：考虑振荡器区域的热管理，确保没有过热问题，这可能影响振荡器的性能。

8. 测试点最小化：仅在必要时设置测试点，并在不使用时采取措施保护它们。

9. 环境因素：考虑环境因素，如温度变化、湿度和机械震动，这些因素都可能影响晶体的性能。

10. 共形涂层：对于恶劣环境下的应用，考虑使用共形涂层来保护晶体免受湿气、灰尘和极端温度的影响。

11. 校准和测试：进行必要的校准和测试，以验证振荡器的性能，并确保其满足应用的精度要求。

12. 遵守规范：遵循所有相关的设计规范和指南，确保设计符合预期的电气和物理性能。

通过综合考虑这些因素，设计者可以创建一个稳定、可靠且精确的晶振电路，满足MCU应用的严格要求。

MUKAMO

关注

31
点赞
踩
26

收藏

觉得还不错? 一键收藏
打赏
0
评论
ARM微控制器振荡器设计指引（2）

在设计微控制器单元（MCU）的晶振电路时，关键在于确保振荡器的稳定性和精确性。首先，选择与MCU兼容的基频晶体，并确定适当的负载电容。其次，PCB布局至关重要，应包括稳定的地平面和围绕振荡器的保护环，以减少噪声干扰。走线应尽量短且直接，避免长路径和环路，以降低信号损耗和串扰风险。此外，去耦电容应靠近MCU的电源引脚放置，确保电源稳定性。在设计中还需考虑热管理，避免振荡器区域过热。测试点应尽量减少并妥善保护。环境因素如温度、湿度也需关注，以免影响晶体性能。对于恶劣环境，应用共形涂层保护晶体。
复制链接

扫一扫