DC综合,将RTL综合成网表netlist之后,需要对比网表netlist与原RTL之间的逻辑等价性,DC综合过程中会有很多逻辑优化的动作,很多被优化的逻辑就无法跟RTL保持对齐和一致性了,而这就需要DC综合提供一个equivalence information的file。
DC综合,可以存储两种格式的equivalence information,分别是SVF和VSDC。
SVF,是比较熟知的formality使用的Formality setup information file,协助形式验证的equivalence information。
VSDC,是DC综合可以提供给第三方EDA进行逻辑等价验证的equivalence information。
在DC综合脚本中,生成SVF和生成VSDC的方式是一模一样的,可以同时并排着写到DC综合脚本里面:
current_design $design_name
link
set_svf ../all_out/out_tag/$design_name.svf
set_vsdc ../all_out/out_tag/$design_name.vsdc
…… ……
initial_compile
…… ……
set_svf -off
set_vsdc -off
…… ……
set_svf -append ../all_out/out_tag/$design_name.svf
set_vsdc -append ../all_out/out_tag/$design_name.vsdc
…… ……
incremental_compile/insert_dft
…… ……
set_svf -off
set_vsdc -off
两个命令是一模一样的,SVF文件是二进制乱码,VSDC文件是txt明码。