stm32 时钟系统

1.时钟系统框图

（1.）以SYSCLK系统时钟为分界线，左端是内部系统时钟的产生与选择，右边是外设时钟的产生。首先我们先看SYSCLK系统时钟，这是系统的工作根本，它左端连有三输入选择器，故其直接来源有三个（间接的来源就比较多了）：一是HSI RC（高速内部RC振荡器，大约8MHZ）而是PLL锁相环的输出，三是HSE OSC（高速外部晶振）。
（2.）PLL（可以认为是倍频器件，跟分频相对）锁相环，其直接输入来源是选择器的输出，选择器输入为HSI RC的二分频（T触发器，D触发器，移位寄存器均可构成分频电路），另一个输入则是选择器的输出，而该选择器的输入为：HSE osc及其二分频

整张图的左上部分已经大概分析了，接下来是左下部分
（3.）MCO，它连接在PA8管脚，作用为输出系统的时钟其来源有四个。
（4.）RTC时钟，其来源有三个：高速外部晶振的128分频，低速外部晶振（32.768KHZ），低速内部RC振荡器（LSI RC）。