集成电路竞赛—— Robei杯赛题（正经）解读

#今天也是咸鱼的一天~
主要内容：关于Robei 的板卡选择和IP核使用问题
Robei 杯赛题的要求，最主要的是以下两个：

和赛杯群里对于参赛者开发板的要求。

板卡选择

这个比赛的主要方向就是FPGA，所以主控一定也只能是FPGA，板卡公司不限。可以是XIlinx（这个是推荐，因为Robei大部分是和Xilinx合作），Altera，Lattice，国产可以选择上海安路，广东高云，还有紫光的FPGA开发板，不过相对较少参考资料。

推荐买开发板，核心板的外设接口没几个己接线的话未免太麻烦，不如开发板把外设都配了，一劳永逸（就是贵点）。
除此之外，不能使用集成了RISC-V的FPGA板子，只能在Vivado上自己搭出来。

Robei 自家板卡介绍

像公告所说，因为Robei 公司确实不是主打FPGA板卡的厂商，打板量非常少，所以导致单板价格极其高昂，远高于市场同类产品的售价。

老师那边拿了Robei的板卡和片上资源以及价格，过来问我们是否需要购买，我研究了一下，流下了菜狗贫穷的泪水。
Robei 官方的八角板，单个价格是5000元一个。（来，把贵打在评论区）
以下是Robei板卡的正面图，背面图和片上资源介绍。



这个开发板应该是集成了下载器，不需要外接usb blaster，同时配备了众多外设接口，和足够的自主拓展IO。
市场上同样配置的ZYNQ FPGA开发板，以黑金Alinx为例，价格大约在1100-1500之间，相对来说，黑金的PCB打板和布线在外观上，也比Robei 提供的好一些。（没有瞧不上Robei的意思。Robei的价格贵的主要原因应该还是流片太少，导致的价格抬高）

IP核的使用

根据组委会的公告要求，不允许使用除了RISC-V 以外的所有IP核。
这里说的IP核，指的是数字IP 核，像PLL这样的模拟IP核是允许使用的，这是Robei官方在群里说的。

比赛的外设模块可以随意使用，但对于涉及FPGA的设计，要求比较高。数字IP只有RISC-V可以用，模拟IP核是可以随便用。
关于数字IP核 和 模拟IP 核的具体分界线，我没有找到。
模拟IP，大概的了解就是，这个IP的底层硬件设计是参考的模拟pll，然后把这个IP集成到FPGA里，做一个现成的IP核模块。

数字IP，就是常用的UART、SPI、IIC、FIFO、SDRAM 这样的，用时钟控制，信息交互都是数字信号的，叫做数字IP。

除FPGA以外的外设模块

在赛题的要求里，是提到过，结合摄像头、传感器模块和微控制器实现机器人。
虽然这里，写了“微控制器MCU”，但是ARM 是不能用的，FPGA控制ARM是不可能的，代码都要用Verilog来写，不能用C、python编程，所以HLS和PYNQ都不能用。
传感器是可以随便用的，这里赛方的意思应该是说，允许传感器上有一些可编程的芯片，用来做信息的交互，这个应该也算微控制器的范畴。

———————————————这是一个吐槽的分割线———————————————————
因为第一次这么认真参加这种有开放式赛题的比赛（上一次FPGA竞赛完全是长见识，没有认真比赛），所以对于赛题的解读其实不是那么明确。毕竟对于电赛来说，电子设计竞赛的赛题明确，同时有很长时间的举办历史，对于参赛规范这种东西，都已经被解说的明明白白了。
对于Robei 杯来说，他们是第一次举办，所以无论是从比赛要求和赛题要求，其实都是有点模糊的，上一次写了集成电路竞赛——Robei杯（瞎）解读，
写的主要是比赛需要的一些知识点，和一些基础的要求。后来比赛的群里，还有和同校的参赛同学讨论了一下具体的一些细节，发现还有挺多问题的。所以博客又有素材了（bushi）
文章大部分用了确定语气的，都是赛杯群里官方给了答复的，用了“可能、应该、大概”这类语气词的，是我读了好久他们要求之后，猜的。（不一定完全对，如有错误，请指正）