Robei
Ninquelote
(受限于学业压力和精力问题,未来几年都不会写CSDN了,私信和评论也没时间回复,抱歉)
世间凡人皆庸于懒,天下才子皆毁于傲。
一个人的一生,选择一条道路,值得自己坚持到底,无论艰苦困难,不忘初心,不改初衷,不变立场,一直走下去,与自己而言也是一件幸事。
展开
-
【FPGA】 Robei EDA的使用(12)—— 利用实现图像处理的伽马矫正
天下凡人皆庸于懒,天下才子皆毁于傲。自30号初赛作品提交之后,本来要在实验室准备电赛培训,然后一边等着结果出来,奈何身体不好,学校线下之后,几乎天天与实验室为伍,到了6月份,光通宵调作品的时间,都有两手之数,身体和精神都没法正常下去,于是抛开一切杂事,外出修养了好久,终于满血复活,精神状态也好了很多。初赛的结果也有了,我们成功晋级分赛区决赛,到了给作品完善功能的时候了~于是我想到了对摄像头实时图像的补偿,就是伽马矫正了。—————————————————正文开始的分割线—————————————————原创 2020-07-13 10:50:14 · 2480 阅读 · 3 评论 -
【FPGA】Robei EDA的使用(11)——— 软件操作补充
悬崖上的花,越芬芳越无常。用Robei EDA 的时候,发现的一些不是很常用到的功能,但说不定什么时候就用上了呢。代码头注释很多人(不包括我),写代码的时候是会在这个代码文件的开始写使时间、日期、作者、代码功能以及一些声明之类的。因为robei 在编写代码的时候写的只有代码核心的部分,也就是不会允许从第一行开始写代码,就没法做这个注释。Robei 的工程师显然想到了这个问题,于是就有了这个功能。在一个模块的最右边属性栏有一个comment,点击它,在里面写好的句子,编译之后就会被放在Robei 自动原创 2020-06-29 02:48:07 · 848 阅读 · 0 评论 -
【FPGA】Robei EDA常见问题解决 (4)——— 包含include文件和quartus综合的问题
#悬崖的花,越芬芳越无偿每次用Robei EDA出问题的时候,我都会怀疑一下到底是我脑子傻了还是EDA脑残了;但是每次等我解决了这个问题,我又觉得是我学傻了才会有这种问题。妙啊~————————————正文的分割线——————————————在robei EDA 里添加了.v文件后,进行系统的 综合,robei 自动生成的代码里,是不包含我们平常在Verilog代码里的include格式。·include''sdram_para.v''robei 自动生成的代码不会有这个语句,如果直接拿robe原创 2020-06-28 04:35:58 · 1781 阅读 · 3 评论 -
【FPGA】Robei EDA 相关博客合集 —— 软件使用/常见问题/Robei 赛杯
#悬崖上的花,越芬芳越无常。Robei EDA 是一个国产的FPGA/芯片设计的一个EDA软件,使用代码混合图形化编程,界面比较简单,而且软件使用方便,电脑资源占用量也不大。是一个非常适合没有接触过FPGA和硬件的学生,初学Verilog和FPGA的时候使用。(感觉图像话的模块代码也很适合芯片设计,非常的直观,但是有个问题就是我也没接触过CPU设计,所以就比较尴尬,这里不做评价)Robei EDA 的使用系列:Robei EDA 软件的安装过程Robei EDA的使用(1)—— 基本连线和激励文件原创 2020-06-26 05:13:39 · 2306 阅读 · 0 评论 -
【FPGA】Robei EDA 常见问题解决 (3)——— include 问题 和模块例化问题
#悬崖上的花,越芬芳越无常。今天来解决Robei EDA使用的时候遇到的问题的解决办法,这个有我自己遇到的,也有别人问我然后我帮着解决的。这几天刚好有学长来找我写代码,要仿真FPGA代码,结果电脑上的Modelsim好死不死出问题了,于是用了Robei 自带的仿真给了学长。学长还觉得挺方便的,至少对于初学者来说,很容易上手,不像我当年学FPGA,那叫一个泪流满面。include 包含文件在常见的Verilog代码中,会遇到包含 include 文件的写法,这样类似于定义一些全局的常量,方便调用。在qu原创 2020-06-23 02:24:13 · 1920 阅读 · 3 评论 -
【FPGA】Robei EDA的使用(10)————如何更新EDA的使用license
#海卑而下,能聚众水;学问笃实,以生光辉。有的时候,有些问题自己通过查找资料解决,宁愿磨难一下,走点弯路,但收获更深刻的认知;不过,有些问题,问一下别人,可能会避免自己耗费过多时间做无用工,这些问题问会的人是极好的。但是怎样把握这个问题的类型,大约只能靠经验了~(问我为何出此感言,谁叫我纠结了两天的问题,被人家一句话解决,我这个恨啊)————————————————————正文开始的分割线————————————————Robei EDA在使用上会有一个注册码,这个license在获取之后,每一次的原创 2020-06-15 02:35:30 · 766 阅读 · 3 评论 -
【FPGA】Roebi EDA常见问题解决(2)——内部信号的连接和function及二维数组
#致知穷理,学古探微;立德立言,无问西东。有一段时间没写这个系列了,一个是我遇到的都是些小问题,大部分情况下还是我自己的问题,另一个也是一直忙于调试代码,导致了没有太多的时间去使用EDA软件。今天重新提及一下这个系列,也是我最近遇到的问题 and 解决方法。一、 在Robei EDA里连接内部信号一般来说,在代码模块之间的例化上,会存在两种端口例化的情况,一种是端口配输入输出线,直截了当,另一种是端口配上一级模块的内部信号,在高一级的模块里使用完了就不再引出信号线了。在Quartus 或者 Vivad原创 2020-06-15 02:02:13 · 1279 阅读 · 0 评论 -
【FPGA】Robei EDA 的使用(9)——调IP核和Robei 的代码联调
#致知穷理,学古探微;立德立言,无问西东。最近做Robei 的东西,进展一点都不好,sobel边缘检测导出来的显示图像简直要我命,临近期末,又有特别多的课程报告要写,身心俱疲。每每想放弃比赛,却又不甘心止步于此,所以,继续加油!这篇博客的内容,刚好是别人来问我的问题,灵机一动觉得是一个好的博客素材,就拿出来写一写。(现在写博客简直是我坚持比赛的唯一动力)——————————————————正文的分割线————————————————————Robei EDA 有一个问题,就是所有的代码,都是直接开源原创 2020-06-06 01:14:41 · 1537 阅读 · 1 评论 -
【FPGA】Robei EDA的使用(8)——Quartus上板实验
#致知穷理,学古探微;立德立言,无问西东。之前在Robei的赛杯群里,看到有人问关于如何将robei 的文件导入Quartus并下载,Robei在各个教程里,确实也从没有写过关于如何和Quartus联调的教程。趁着这几天刚好在 Altera的板子上写代码,就顺便写个博客,供大家参考。——————————————————以下是正文的分割线————————————————以流水灯代码为例(这个最简单但也最具有代表性)Robei 部分top 文件在把各个模块写好之后,要有一个顶层文件包含所有的模块原创 2020-06-04 01:37:13 · 2412 阅读 · 4 评论 -
【FPGA】Robei EDA 的使用(7)—— Robei文件上板试验
#沐朝露兮以自华,觅大道兮以求成我又滚过来了,研究了20多天RISCV,结果最后因为硬件问题导致无法在比赛中使用RISCV CPU,虽然已经临近比赛后期了,非常的崩溃,但是也没有什么办法。唉,一切不过是从头再来罢了。(写写博客舒缓我心中苦闷)————————————————进入正文的分割线————————————————今天介绍一下如何利用 Robei EDA 生成文件,导入vivado中,综合下载到开发板里。拿我一个PWM控制舵机的代码为例。Robei EDA设置假设代码模块(model文件)经原创 2020-05-29 01:43:36 · 1823 阅读 · 0 评论 -
集成电路竞赛—— Robei杯赛题(正经)解读
#今天也是咸鱼的一天~———————————————这是一个吐槽的分割线———————————————————因为第一次这么认真参加这种有开放式赛题的比赛(上一次FPGA竞赛完全是长见识,没有认真比赛),所以对于赛题的解读其实不是那么明确。毕竟对于电赛来说,电子设计竞赛的赛题明确,同时有很长时间的举办历史,对于参赛规范这种东西,都已经被解说的明明白白了。对于Robei 杯来说,他们是第一次举...原创 2020-05-01 13:24:05 · 4779 阅读 · 3 评论 -
集成电路竞赛——Robei 杯之RiSC-V入门(1)
#今天也是咸鱼的一天~Robei 杯在Robei 杯的赛题里,有一句话是这么说的:从这里看出,Robei 官方是非常希望参赛者能够使用 FPGA去搭建一个RISC-V 架构的CPU,来实现对控制模块的控制,我之前在集成电路竞赛——Robei 杯(瞎)解读 里,简单介绍过RISC-V这个架构,也说了一下为什么会用这个架构比赛。然后我发现,自己说的并不是很清楚,直接摘抄了定义,这个对于理解和...原创 2020-04-26 00:39:56 · 2795 阅读 · 0 评论 -
集成电路竞赛——Robei 杯之上位机
#今天也是咸鱼的一天~上一回在写UART的时候,就感觉到了一个问题,单纯的Robei EDA的仿真其实没有什么实际的应用价值,最多就是给刚刚入门 EDA的人熟悉一下这个设计和仿真流程。等到熟练运用了,设计其实可以照搬实际代码的。另一个很头疼的问题就是,在实际的比赛过程中,保证Robei EDA 设计仿真 ——生成模块文件——导入FPGA开发环境——实现功能,这么一个流程估计是不大可能的,比较...原创 2020-04-25 02:24:49 · 2204 阅读 · 1 评论 -
【FPGA】Robei EDA的使用(6)—— uart
#今天也是咸鱼的一天~UART是一个很基础的串口通信协议,有人打趣说只要有单片机的地方,就一定有uart。这话不假,不仅很多模块和单片机的通信有uart,单片机和上位机之间的通信,uart也是最常用的。(寒假的时候,就用C#写了一个上位机,用的就是串口)Uart 的原理可以参考这个博客:FPGA的串口通讯(UART)这几天用Robei EDA 给我的一个感想就是,在FPGA的使用设计上,如果...原创 2020-04-23 22:44:23 · 884 阅读 · 1 评论 -
【FPGA】Robei EDA的使用(5)——DDS的发生
#今天也是咸鱼的一天~(换口头禅了)DDS全称直接数字频率合成(Direct Digital Synthesis),系统结构可分为这几个部分,其中相位控制字可调整输出正弦波的相位,频率控制字可以调整输出正弦波的频率。BUT,我在这里必须吐槽一下,Robei比赛的骚操作(别打我),比赛不允许我们使用除了RISC-V 以外的IP核,如果这个在后面真的不做任何改动的话,这就意味着,我没法使用像DD...原创 2020-04-22 22:36:16 · 1714 阅读 · 1 评论 -
【FPGA】Robei EDA 常见问题解决(1)
#今天也是咸鱼的一天~(换口头禅了)收集了一下,来自Robei 杯比赛QQ群里的提问,还有我自己用这个EDA的时候,遇到的问题。(学渣留下了悲伤的泪水)中文路径带来的问题这是一个众所周知但又经常容易出错的地方。目前我遇到的所有FPGA的软件,Quartus,Vivado,TD(上海安路的开发环境),还有Robei EDA,都不能使用中文作为路径名称。TD可以在中文路径下打开,但是不能编...原创 2020-04-21 13:33:57 · 2331 阅读 · 4 评论 -
集成电路竞赛——Robei杯(瞎)解读
#今天也是咸鱼的一天~今年报名了一个新的比赛——全国大学生集成电路创新创业大赛,一个新开的A类赛事,工信部主办的。了解了这个比赛之后,我才知道,这个比赛也不是什么新起之秀,是由原来的很多小型的赛事,来组成的一个大比赛。今年的集成电路大赛有12个赛道,有些赛道还不止一个赛题,可谓是涵盖了各种各样的专业领域。当然,最匹配的专业还是电子信息工程、通信工程、自动化、测控、集成电路。比赛分了好几个方向...原创 2020-04-21 02:09:37 · 8400 阅读 · 8 评论