XILINX set_property BITSTREAM.CONFIG.CONFIGRATE

最新推荐文章于 2024-07-16 15:18:58 发布
最新推荐文章于 2024-07-16 15:18:58 发布
阅读量397 收藏 9
点赞数 3
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/old_stone/article/details/139920002
版权

起因

在一个新的XILINX XCKU040 FPGA 设计中,SPI支持X8模式，此时BIT生成约束如下：

# the hardware support spix8, will boot faster from flash
#set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [current_design]
#set_property CONFIG_MODE SPIx8 [current_design] 
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property CONFIG_MODE SPIx4 [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]

这里 set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design] ，66实际是不支持的，实际观察会导致设备无法启动，bit 加载不正常。

修改

不同的芯片对应可以支持的CONFIGRATE 都不一样，需要查阅手册UG908获取，设置正确的启动速度

7系列如下

KU系列如下

KU+系列如下

Hello-FPGA
关注
Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）
whik1194的博客
11-07 1528
【代码】Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）
Vivado使用指南之：三、如何设置VIVADO压缩BIT文件
热门推荐
weixin_39438479的博客
05-21 1万+
    在调试VIVADO 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。网上搜索到的方法都是说“generate progamming file下会有一个属性，进去了在-g compress后面打勾”，但是我使用的是VIVADO2017.2,该版本根本找不到这个选项。于是只能自己慢慢摸索，终于，找到了两种方法：1：set_prop...
MicroBlaze程序融合fpga的bit并烧写入Flash方法
月隐博客
11-16 3625
1.在 Settings->Bitstream 中选中 -bin-file 2.在约束文件中添加 1）SPI的约束如下： set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design] set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design] set_property CONFIG_MODE SPIx4 [current_design] 2）BPI的约束如下： set_pro
Xilinx FPGA——Vivado生成bit文件时需要添加的约束
Alonger1988的博客
11-07 5179
Vivado设计过程中生成的bit流文件需要通过特定的配置引脚导入到FPGA中。专用配置引脚上的不同电压级别决定了不同的配置模式。不管是哪种配置模式，配置数据都是存储在FPGA中的CMOS锁存器中，每次掉电后数据都会丢失，上电之后重新配置。但是选择一个片外存储器如SPI Flash存储配置数据，并设置相应的配置模式，上电后可以自动配置FPGA。UG470和UG570分别对7系列和UltraScale系列的配置方法做了详细介绍。本文只介绍在Vivado中的设置方法。
FPGA中BIT文件的速率配置与压缩
qq_43743146的博客
05-28 1129
FPGA加载程序有时候会需要用外置FLASH，有些FLASH的传输速率可能没有那么高，容量小，导致上电后程序不能正常加载到FPGA或者不能烧录到FLASH芯片，所以需要我们在生成BIT文件进行降速处理和压缩处理，这里有两种方式介绍如何改变我们BIT文件的配置操作。
set_property BITSTREAM.CONFIG.
最新发布
oldmoney
07-16 354
set_property CFGBVS GND [current_design] set_property CONFIG_VOLTAGE 1.8 [current_design] set_property BITSTREAM.GENERAL.COMPRESS true [current_design] set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN DIV-1 [current_design] set_property BITSTREAM.CONFIG.SPI_
Vivado2019.1 下BITSTREAM CONFIG SPI_BUSWIDTH 设置笔记
huamingshen
10-27 8811
vivado2019.1下 由于开发artix 7时需要使用SPIx4进行配置FPGA时，，因此作此笔记。 方法1： 使用原语法， 在Language Temple中查看XDC部分的例句： set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design] 复制此语句到工程使用的xdc约束文件中即可。 方法2： 需要在完成Implementation 后，在Project Manager下点击setting，跳出 点击蓝色字：.
Vivado初学笔记
wuli_Thames的博客
04-05 5309
一、Xilinx 芯片类型（转自赛灵思官网） 目前学习的是7系列。性能从低到高：SPARTAN，ARTIX，LINTEX，VIRTEX。 芯片的内部资源在官网中也有介绍，此处就不贴了。 二、Vivado安装 由于电脑系统是win7的，所以在安装Vivado18.1时安装失败，只能安装16.4。看来以后的电脑系统要转用win10了。 三、Modelsim安装 安装Modelsim时，...
Xilinx FPGA下如何加快QSPI Flash加载速度
qq_30219205的博客
04-22 3543
1. 首先，不同型号的FPGA对外部QSPI Flash支持的最高频率是不一样的。XC6SLX45支持的最高频率仅为26MHz， 而XC7K325T支持的最高频率高达66MHz。Set SPI Configuration Bus Width可以设置为4的前提是你的开发板上QSPI Flash和FPGA之间四根数据线都是连通的。上图可以看出，Micron公司的N25Q064A支持的最高频率为108MHz，但支持的。，对于这个器件来说Configuration Rate不能选的高于54MHz。
set_property PACKAGE_PIN P17 [get_ports clk]; set_property PACKAGE_PIN N4 [get_ports reset]; set_property PACKAGE_PIN R1 [get_ports d]; set_property PACKAGE_PIN K2 [get_ports q]; set_property IOSTANDARD LVCMOS33 [get_ports clk]; set_property IOSTANDARD LVCMOS33 [get_ports reset]; set_property IOSTANDARD LVCMOS33 [get_ports d]; set_property IOSTANDARD LVCMOS33 [get_ports q]; set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design]
05-24
这是一个 Vivado Xilinx FPGA 的约束文件，用于将设计中的逻辑元件与 FPGA 设备上的物理引脚进行映射。其中包含了时钟信号 clk，异步复位信号 reset，数据输入信号 d，以及数据输出信号 q 的映射关系，并且都使用了 ...
set property BITSTREAM.CONFIG.USR ACCESS timestamp
06-09
这是一个针对 Xilinx FPGA 的命令，用于设置 Bitstream 文件的配置属性。其中 BITSTREAM 表示 Bitstream 文件，CONFIG 表示配置属性，USR 表示用户自定义属性，ACCESS 表示访问权限，timestamp 表示时间戳。具体含义...
Xilinx FPGA时钟及I/O接口规划（二）
FPGA_Designer
03-26 3609
引言：Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如，FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。或者，定义与封装兼容的其他器件，以便在最终设计需要时更改FPGA器件时，可以实现无缝衔接。建议在时钟和I/O规划前定义这些特殊的属性。 1.1 定义兼容性器件 您可以为设计选择兼容的FPGA，以便在必要时将设计重新定位到其他Xilinx®器件。Vivado工具在与当前目标部件相同的封装中选择兼容的Xilinx设备，以尽可能多地保留I/O分配。这
Xilinx Vivado FPGA 设置未使用管脚的默认电平
Master_0_的博客
12-02 6368
Xilinx Vivado FPGA 设置未使用管脚的默认电平
十一、Xilinx FPGA相关约束，原语，函数使用及问题记录
weixin_41838250的博客
04-07 6311
约束，原语，函数，相关问题记录
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法
坚韧与专注
08-27 6984
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件 超大的解决方法
xilinx artix7 qspi启动配置笔记
huamingshen
12-20 984
在使用QSPI做上电配置FPGA的时候，发现启动时间要很久，大约25秒左右。 查了一下工程的配置，发现配置时钟只设置了3MHz。然后将其修改为66MHz后速度就快了很多。 修改方式有两种， 1、直接在设置里修改，需要想打开implement design 然后进入工程的setting里的bitstream选项 2、直接在约束文件内添加 set_property BITSTREAM.CONFIG.CONFIGRATE 66 [current_design] 里面的66就是66MHz的意思。 ...
XDMA调试记录
hy_520520的博客
09-29 1万+
平台：vivado2017.4 芯片：xc7k325tfbg676-2 (active) 创建BD工程。 更新TCL文件 Write_bd_tcl E/CODE1/VIVADO/tcl/xdma_bd.tcl 方便下次搭建BD工程的时候可以直接使用当前这一套。 使用方法： 新建工程。和system文件。 复制tcl文件到当前工程文件夹下。 在tcl控制台输入下面指令。 soure E/CODE1/VIVADO/tcl/xdma_bd.tcl 这里我们直接新建了X...
Xilinx FPGA未使用管脚的默认电平设置方法
qsj_csdn的博客
03-31 1万+
在vivado中，FPGA未使用管脚的默认电平设置方法 方法一：直接在约束文件中写入tcl命令 set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design] 方法二：在软件中设置 1，在run implementation后，点击open implementation design 2，打开后右键点击Generate Bitstream，然后点击bitstream setting 3，然后点击Configure additional
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值