一文讲清楚 DP和eDP

DP—Display Port

DP采用分层架构

DP定义了三种角色

1. DP Source Device: 信号发出方，根设备
2. DP Sink Device: 信号接收方，叶设备
3. DP Branch Device: 中继设备，switch，repeater；

DP的管脚定义；其中有4对差分 Lane和一对差分AUX通道，一条 HPD热插拔，一个电源输出，提供3V，500mA电流；

Main Link：
单向高速链路，发射异步数据流，传输视频音频。需要进行Link training 包括CR （Colck Rocovery）时钟恢复和 EQ调整

AUX Channel：

半双工双向通道，连接和设备管理，码率可以为1Mbps。 AC耦合，使用Manchester-II编码，这种编码可以将时钟内嵌到数据中，不需要额外的时钟信号；
Hot Plug Detect：
单向终端信号，由Sink 发出，指示设备热插拔或者给Source发送中断信号；高电平代表设备插入，地电平没有设备插入；

TPS3, Training Pattern Sequence 3

Main Link

几个特点：
1）The Main Link consists of one, two or four AC-coupled, doubly terminated differential pairs (called lanes).
2）支持不同的速率。版本不同应该速率不同；
3）The number of lanes of Main Link is 1, 2, or 4 lanes. 意思应该是可以只用一个通道，或者2或者4；
4）All lanes carry data. There is no dedicated clock channel. 没有单独的同步时钟信号。
速率不同，通道不同，带宽不同（懂我意思吧）

**RBR ** it had a bit rate of 1.62 Gbps on each of its four lanes, allowing it to support only 1080p video. This meant that the total bandwidth of RBR was 6.22 Gbps, but only 5.18 Gbps

HBR While HBR retained the high encoding overheads, it introduced a higher bandwidth per lane (2.70 Gbps), increasing the total bandwidth to 10.8 Gbps, of which 8.64 Gbps was for video data. Thus, DisplayPort HBR supports better picture quality with support for either 1440p@60Hz or 4K@30Hz.
HBR2,While HBR retained the high encoding overheads, it introduced a higher bandwidth per lane (2.70 Gbps), increasing the total bandwidth to 10.8 Gbps, of which 8.64 Gbps was for video data. Thus, DisplayPort HBR supports better picture quality with support for either 1440p@60Hz or 4K@30Hz.
**HBR3 **increased the total bandwidth to 32.4 Gbps, giving each of the four data lanes a bandwidth of 8.1 Gbps and making DisplayPort 1.4 the most popular DisplayPort version due to its support for high-resolution monitors.
Digital Stream Compression (DSC) is a lossless video compression technology VESA uses to minimize data transmission and optimize the DisplayPort link’s channel bandwidth.

UHBR20 单条Lane支持20Gbps

DP 2.0 导入了新的物理层，使用 128b/132b 的编码方式来提升带宽的使用效率，在 DP 1.4 的规格中是使用8b/10b 的编码方式.当 Source 端传送Video Stream时，会先透过DSC编码后，再由Aux channel判断当下所需的传输方式，之后会进行 High-Bandwidth Digital Content Protection (简称 HDCP)，将影音信息进行加密，最后再透过 128b/132 的编码传输影音讯号到 Sink 端。Sink 端也是用同样的方式，做反向的译码，影音数据可以正确输出在 Sink 上。由于传输速度可以达到每条信道 20Gbps，针对均衡器(Equalizer)做了修正，以弥补高带宽传输时的讯号失真，在 DP 2.0 Transmitter 均衡器是使用 De-emphasis Level 及 Pre-shoot，Receiver 端使用 Continuous Time Linear Equalization(简 称 CTLE)及 Decision Feedback Equalization(DFE)改善讯号从 Source 到 Sink 的失真，以确保影音数据能完整传送至Sink 端，

DP 2.0 规格中的传输速率称为 Ultra High Bit Rate(简称 UHBR)，分别有三种传输速率，10Gbps(UHBR10)、13.5Gbps (UHBR13.5)、20Gbps (UHBR20)，其中 10Gbps 是必须要支持的，而 13.5Gbps 和 20Gbps 是可选的，可由厂商决定是否要支持
目前大部分厂商还是会以[DP1.2]和DP1.4的测试为主，业内认为高分辨率的需求还未普及，影音内容也是以4K为主。由于4K分辨率只要通过DP1.2就能够实现，DP1.4包括DisplayHDR功能，厂商使用DP1.4的主要原因是DisplayHDR，并不是追求高分辨率，DP2.0的产品趋势需要进一步观察。
MSA&SDP Main Stream Attributes & Secondary Data Packet主数据流属性与可选的次级数据包，和内容帧级匹配.
在内容传输期间，source出了发送视频内容，还发送额外数据：主数据流属性MSA和可选的次级数据包SDP。MSA是source向sink通知其提供的视频模式详细信息的途径。SDP可包含多媒体内容的音频部分以及所谓的INFOFRAMES。INFOFRAMES是定义视频和音频结构的数据。
相对DPCD设置寄存器方式，MSA和SDP可以做到和帧级内容匹配。比如HDR信息，就是通过SDP传递的

1. MSA（Main Stream Attribute）：

• MSA 是指主数据流的属性和特征，包括分辨率、刷新率、色彩深度等。
• MSA 描述了主要视听信号的相关信息，以便接收端设备正确解析和显示。
• MSA 信息通常在视频帧头部传输，接收端会根据这些信息配置自身的显示参数。

2. SDP（Secondary Data Packet）：

• SDP 是指辅助数据包，用于传输额外的数据或控制信息。
• SDP 可以携带音频、视频元数据、命令控制等辅助信息，以增强主要数据流的功能。
• SDP 可以在主数据流之外传输，以支持特定功能或功能扩展。
  DCS -Display Stream Compression Vesa定义的视觉无损压缩标准
  DSC主要目的是通过保持高分辨率和帧率的情况下压缩减少传输带宽，在HDMI、MIIPI、DisplayPort等接口上广泛使用。在传递数据的时候Tx进行压缩，Rx端解压后使用显示。压缩参数通过PPS（Picture Parameter Set）描述，通过SDP包传递到Rx端使用。
  TU (Transfer Unit)
  MST (Multi-Stream Transport) added in DisplayPort Ver.1.2
  • Only SST (Single-Stream Transport) was available in Ver.1.1a

AUX 通信

术语

EDID Extended Display Identification Data，描述Rx显示设备大致能力
Extended Display Identification Data 外部显示设备标识数据。为了能让PC或其他的图像输出设备更好的识别显示器属性，EDID担当起显示器和PC之前的传话筒。其中包含有关显示器及其性能的参数，包括供应商信息、最大图像大小、颜色设置、厂商预设置、频率范围的限制以及显示器名和序列号的字符串等等，EDID就是显示器的身份证。
在eDP设备中，EDID是通过AUX通道在开机时读取。

DPCD DisplayPort Configuration Data定义能力细节 交互控制状态
DPCD 一组Rx端的寄存器，定义了Rx端的能力细节，也能通过写传递Tx端设置信息。
通过读取DPCD中的特定寄存器，source将知晓sink的性能。在建立数据link，即link训练期间，source对DPCD进行读写操作，以指明目标link的配置和训练阶段的结果。一些如调光等动作 也是依赖DPCD传递设置信息。
TPS3, Training Pattern Sequence 3

物理连接

辅助通道(AUX Channel)作为DP接口中一条独立的双向传输辅助通道，采用交流耦合差分传输方式，是一条双向半双工传输通道，单一方向速率仅1Mbit/s左右，用来传输设定与控制指令。

我们知道，AUX(Auxiliary)的用途包括读取扩展显示识别数据(EDID)，以确保DP信号的正确传输；读取显示器所支持的DP接口的信息，如主要通道的数量和DP信号的传输速率；进行各种显示组态寄存器的设定；读取显示器状态寄存器，

AUX总线注意两点：

第一，AUX信号需要AC耦合，隔离电容推荐使用0.1uf；
第二，在AC电容和显示接口中间，需要使用100k，对AUX_N做上拉，对AUX_P做下拉。
It is recommended to have a pull-up and pull-down resistor of 100 kΩ between the AC cap and the source connector, to assist source detection by the Sink device.

这个电路的作用是为了让sink端（显示器侧）来检测source端（GPU）连接状态的。
PHY层提供半双工双向AUX通道，用于链路配置或维护和EDID访问，使用1Mbps曼彻斯特-II编码。曼彻斯特编码(Manchester)又称裂相码、同步码、相位编码，是一种用电平跳变来表示1或0的编码方法，其变化规则很简单，即每个码元均用两个不同相位的电平信号表示，也就是一个周期的方波，但0码和1码的相位正好相反。由于曼切斯特编码在每个时钟位都必须有一次变化，因此，其编码的效率仅可达到50%左右。
a) 标准曼切斯特编码波形，电平从高到低代表逻辑1，电平从低到高代表0；
b) 差分曼彻斯特编码波形，电平没有跳变代表1（也就是说上一个波形图在高现在继续在高开始，上一波形图在低继续在低开始），电平有跳变代表0（也就是说上一个波形图在高位现在必须改在低开始，上一波形图在低位必须改在从高开始），注：第一个是0的从低到高，第一个是1的从高到低，后面的就看有没有跳变来决定了（差分曼彻斯特编码）。


AUX为半双工通信模式，通信为一问一答模式，通信由请求端发起，应答端接收后进行反馈。请求和应答协议格式都遵循：同步头（SYNC）+同步结束（SYNC END）+命令（CMD）+数据（DATA）+通信结束（STOP）。

同步头由16~32个连续逻辑0曼彻斯特-II编码构成，同步结束和通信结束为两个时钟周期高两个时钟周期低构成。
命令（COMM3:0）由4位曼彻斯特-II组成，最高位bit3为1表示DP通信，最高位bit3为0表示IIC通信。DP通信时，bits2:0为000为DP写操作，bits2:0为001为DP读操作；IIC通信时bit2位表示中间状态，为1时表示启动通信，为0时表示通信中，bits1:0为IIC命令，为00时表示IIC 写，为01时表示IIC读，为10时表示写状态请求，11为保留。

COMM3:0->1000->8->DPCD Write

COMM3:0->1001->9->DPCD Read

COMM3:0->0100/0000->4/0->AUX IIC Write

COMM3:0->0101/0001->5/1->AUX IIC Read
AUX Channel 通信协议

上电过程

上电检测的过程：

从上到下走；热插拔检测到了——》读EDID——》读DPCD——》Link Training——》数据交流

DP连接的初始化的步骤，注意看其中的Link Training分为两步： Clock Recovery 和channel equalization；

CR的过程： Source发送TPS1，最小驱动电平，最大的lane数量/最大link 速度，读取Sink的寄存器中的CR Done标志位是否OK，如果不OK，调整驱动电平，减小连接速度。直到Sink的DPCD的寄存器中的CR Done 标志OK。

Channel equlization过程，Source 发送TPS2/3/4，使用CR过程中的drive 电平和 link Lane数量和速度，读取Sink端的寄存器，调整驱动电平和减小Link速度和Lane count，保证CR 和EQ Done标志位OK。
因为DP1.4为相当高速的信号，信号在传输时免不了有相当程度的损耗，损耗来源可能为电路板上的线路，或是连接的cable，为了避免这些损耗导致信号传送到Sink端时无法被识别，DisplayPort在Tx 与 Rx端均设计了不同的加强方式(EQ)，在Tx端，DP1.4 使用了不同等级的Swing/Pre-emphasis Level 来加强信号，Swing 为调整输出信号振幅，Pre-emphasis 则是对连续信号的第一个bit做预加强，越高的Pre-emphasis Level加强的比值越大 (第一个Bit/后面连续Bit)

DP1.4 Rx Equalizer：

P1.4 则设计了DFE以及10种不同的CTLE来对高速信号做运算还原，CTLE为一种针对不同频率的转移函数，此转移函数会将信号的高频成份放大，低频成份衰减，来达到信号高低频的均衡，进而使接收端收到的眼图更漂亮。

DP 1.4 link training过程
DP1.4 物理层电气规范

HPD

HPD的要求

HPD 的去抖时间:

• DPTX are recommended to implement de-bouncing of the HPD signal on an external connection
• A period of 100 ms is recommended for the detection of an HPD connect event.
  比如 the event, “HPD High”, is confirmed only after HPD has been asserted continuously for 100 ms.
  

eDP

eDP(Embedded DisplayPort)是数字显示技术领域的标准协议。eDP用于笔记本电脑内部连接液晶模块，替代以前的LVDS接口。

eDP的标准

eDP和LVDS的对比；

eDP脱胎于DP，但是增加了背光控制，触摸屏等多余的引脚；eDP接口存在40pin，30Pin等规格；
讲2Lanes 4Lanes屏幕的区别，像普通的1366x768，1920x1080 60Hz刷新率或更低参数的屏幕一般都是2Lanes，1920x1080，60Hz，只要这两个参数任意一个高于的，几乎都是4Lanes屏幕，像现在1080P 120Hz或144Hz刷新率，或2.5K屏幕4K屏幕都基本4Lanes。
eDP连接支持Fast Link Training：因为LED 模组在机器内部，不需要支持不同分别分辨率，可以加快DP标准中的Link Training过程。还可以通过AUX通道调整背光和其他面板功能。
eDP可以支持(面板自动刷新(Panel Self Refresh, PSR)。PSR能让系统在显示静止画面时，降低整体系统功耗。由于实际使用情境中，画面静止的情形经常发生，因此PSR能有效延长电池寿命。  若显示面板要支援PSR，面板TCON内必须内建一个缓冲记忆体，在显示静止画面时，TCON会将画面存在缓冲记忆体内，此时影像来源装置(GPU或CPU)会停止传送影像，并切断影像传输介面。此时则由TCON自动将存在记忆体内的画面显示出来，这也是为什么这个功能称作面板自动刷新。PSR功能第一次出现在eDP 1.3规格中，第一代PSR，又称PSR1，在进入静止画面时，若画面中有任何一处有变更，整个画面皆须要更新，影像输出端须重新传送一整个画面，记忆体也须重新存入一整个画面。至eDP 1.4第二代PSR，又称PSR2，仅须更新有变化的部分画面即可，此意味着绘图处理器仅须传送少部分需要被更新的资料。相较于PSR1，绘图处理器须要作动的时间减少，如此一来，即可更进一步减低功耗，

一个1080P60的2Lane 屏的eDP接口。

一个4K屏幕的4Lane 屏的eDP接口；
eDP 接口的电源和背光的常见引脚；
LCD_3V3或3.3 （屏幕工作电源）
GND（地）
BL_GND（地线，直接接地，部分早期不带背光驱动的屏幕是需要把背光地接回驱动部分）
BL_VCC（背光输入正）
BL_EN或ENABLE（背光开启或关闭控制脚）
BL_PWM（背光调光信号脚，用于调整亮度）
eDP屏的背光一般有如下三种

1. CCFL已经淘汰；
2. LCD 模组自带背光驱动电路，只需要给BL Power和 PWM就可以；
3. LCD模组没有背光驱动电路，驱动电路要做到主板上，eDP接口提供的是LED的正极和负极
   
   3.1. Lane与rate的需求计算
   以1920x1080@60Hz计算，其像素时钟为148.5MHz，如果传输像素单元为24bpp，则其传输带宽为：
   148.5MHz24bpp=3.564Gbps
   eDP 1.4支持最大单lane 5.4Gbps，其传输有效数据带宽为：
   5.4Gbps0.8=4.32Gbps
   结论：单lane 5.4Gbps 即可满足传输需求；
   3.2. 基本传输单元（TU）插入空闲字符的个数
   为了避免link 带宽过载，数据的打包速率只能等于或者小于link symbol的速率，如果是小于的情况，则需要传输空闲字符，空闲字符放在FS与FE之间。一个基本传输单元具有32~64个link symbol，而且在传输过程中不能改变。
   假如显示规格为1920x1080@ 60Hz，24bpp，strm_clk=148.5MHz，采用2.7Gbps，4lane传输，TU的大小固定为64
   Packt data rate=148.5*24/8/4=111.375MHz；
   平均每个TU中有效数据的个数=（111.375M/270M）*64=26.4；
   所以单lane中TU的大小为64，active symbol为27个。

TYPEC ALT MODE

DP2.0有足够的带宽可以使用，因此兼容USB-C接口中的DP alt mode输出模式。当 DP 使用 USB-C的接口时，可以透 Power Devilry (PD)的沟通，同时使用 2 Lanes DP 和 1 Lane USB 3.2 的传输，此时对于 AR/VR 的装置更有发展的空间。

DP 2 lanes模式

DP 4 lane模式，现在只能支持USB 2.0了。

1. USB connection is detected via a CC connection.
2. The default power of 5 V at 500 mA becomes available on the VBUS pin.
3. Either Battery Charging 1.2 (BC 1.2) or USB PD can be used to further negotiate the USB PD to the desired power over VBUS.
4. USB PD is needed to use structured vendor-defined messages (VDM) to negotiate the Alt Mode handshaking.
5. USB enumeration.
6. If DP Alt Mode negotiation is completed, proceed with the DP link training to establish the DP link. 7. USB and DP channels are ready for data and video transfer over Type-C.