Makefile中如何自动生成头文件依赖

我们在编译时，希望改了某个c文件，就只编译那一个c文件，同时，改了一个头文件时，也希望包含这个头文件的c文件也编译。对于前者，很简单，make默认就是这样做的，而对于后者，却需要我们配合gcc的一些选项来实现这个目的。

要想实现头文件改动，包含了此头文件的c文件也编译，需要在Makefile中提现出c文件与头文件的依赖关系，比如func.c中包含了func.h，那么Makefile中如果有如下依赖关系，就可以实现改了func.h后，func.c也被编译：

func.o:func.c func.h

这样，改了func.h就会自动编译func.c生成func.o。
gcc提供了一个-M选项，来实现自动生成这种依赖的功能。我们在编译时，加上-MD选项，就能在生成.o的位置自动生成对应c文件的.d依赖文件。当然，生成了.d依赖文件，我们还需要将.d依赖文件包含到makefile中才行，这样make时才会使用这种依赖关系。

比如有如下工程：
main.c

#include<stdio.h>
#include<def.h>
#include<func.h>

void main()
{
	printf("value is %d\n" , GG_VALUE);
	func(1);
}

func.c

#include<stdio.h>
#include<func.h>

void func(int a)
{
	printf("func called, a=%d \n", a);
}

比如有如下工程：
func.h

void func(int);

def.h

#define GG_VALUE   10

makefile如下：

EXE:=a.out
CC:=arm-linux-gnueabihf-gcc

obj_dir:=./objs_dir

srcs:=main.c func.c
#$(info $(srcs))

objs:=$(patsubst %.c,$(obj_dir)/%.o,$(srcs))
all_depends:=$(patsubst %.c,$(obj_dir)/%.d,$(srcs))
#$(info $(objs))
$(EXE):   $(objs) build

#$(obj_dir)/main.o:main.c
#	$(CC) -c $< -o $@ -I.

$(obj_dir)/%.o: %.c
	@ $(CC) -c -MD   $< -o $@ -I.
	@ echo "CC $<"

-include $(all_depends)

build:
	@$(CC) $(objs) -o $(EXE)
	@echo "create $(EXE)"

clean:
	rm $(obj_dir)/*.o
	rm $(EXE)

在代码中，main.c包含了def.h和func.h，func.c包含了func.h，于是我希望当改了def.h时，只编译main.c，而改了func.h时，func.c和main.c都编译。

注意观察Makefile中第18行的-MD选项，以及第21行的include。

关于gcc的-M选项，更详细的参见：
Linux Makefile 生成 *.d 依赖文件及 gcc -M -MF -MP 等相关选项说明【转】