数电中需要注意的问题

加法器 { ①和: 1 , 2 , 4 , 7 ②向高位的进位: 3 , 5 , 6 , 7 加法器\quad \begin{cases} ①和:1,2,4,7\\ ②向高位的进位:3,5,6,7 \end{cases} 加法器{和:1,2,4,7向高位的进位:3,5,6,7

减法器 { ①差: 1 , 2 , 4 , 7 ②向高位的借位: 1 , 2 , 3 , 7 减法器\quad \begin{cases} ①差:1,2,4,7\\ ②向高位的借位:1,2,3,7 \end{cases} 减法器{差:1,2,4,7向高位的借位:1,2,3,7
在这里插入图片描述

逻辑函数表达式之间的相互转换:
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
(更多请详见PPT)若题目要求用:

  • 与非门实现逻辑函数,则画卡诺图圈出值为1的然后化简

  • 或非门实现逻辑函数,则画卡诺图圈出值为0的然后化简

  • 与或非门实现逻辑函数,则画卡诺图圈出值为0的然后化简

  • 异或门实现逻辑函数,画出卡诺图之后往往根据提取公因式的方法进行化简。需对异或的相关公式熟稔于心。在这里插入图片描述

  • 需要特别注意的是,圈0或圈1之后,所取非的次数是不一样的! (圈0的时候相当于取逻辑函数f的反函数,本身就相当于取了一次非)

(详见PPT)题目若要求分析组合电路,需按照以下三步走:

  • 化简逻辑函数表达式
  • 列出真值表
  • 根据真值表进行功能评述,如“一致性判定电路”etc.

若是设计组合电路,则在这里插入图片描述
(从第一步到第二步可以借助卡诺图)

【Plus:】若是多输出组合电路设计,则分开对其每个输出进行以上操作,然后在电路图中线性整合到一起即可。

判断:

  • 138译码器的输出端ØYi 输出的是最小项mi (×)
    (是最小项的非)

  • 一片138译码器进行组合逻辑电路设计时,只能实现1个逻辑函数。(×)
    (可以通过与非门的个数来控制逻辑函数的个数,如实现全减器时两个函数分别为本位的差和向高位的借位)

  • 74153数据选择器里4选1数据选择器的选择地址端是公用的 (√)

  • 74153数据选择器里4选1数据选择器的使能端是公用的 (×)
    (注意选择地址端是A1、A0而不是D0、D1、D2、D3在双4选1数据选择器74153里是公用的。而其中的使能端则是两个,分别被两个4选1数据选择器所使用。)

  • 利用两片4位二进制并行加法器74283(向高进位为C4,低位进位为C0,和输出为F4~F1)实现4位8421BCD码加法运算时需要进行加6调整的条件是(C4+F4F3+F4F2)
    (注:F4F3同时为1时,就是1100,1101,1110,1111;F4F2同时为1时,就是1010,1011,大于10则需加6调整)

  • 出现0态冒险一般是(与或式)类型的函数直接实现的电路。(
    A+¬A),用与非门电路检查

  • 出现1态冒险一般是(或与式)类型的函数直接实现的电路。(
    A·¬A),用或非门电路检查

  • 组合电路只要有竞争就会出现错误。(×

  • 组合电路的冒险不一定都产生错误。(×

  • 有动态冒险必定有静态冒险。(

注意:由于不同途径的延迟时间不同,到达电路门的不同输入端就有先后,称为“竞争”。由于竞争的存在,在输出信号达到稳定之前可能会有短暂的错误输出,但不是每次竞争都会产生错误输出。而输出端出现短暂错误输出的现象则被称作“冒险”或“险象”,因此冒险一定产生错误。动态险象和静态险象一样都是竞争的结果,且动态险象往往是由静态险象发展来的,所以消除了静态险象,也就消除了动态险象。

  • 海明码的相关问题

在这里插入图片描述
该题与下面这道题类似:
在这里插入图片描述
左侧为最高位,则读取接收到的信息时应从右向左读。反之,题目若未强调最高位的位置,则默认左边是最低位。

例:在这里插入图片描述

在这里插入图片描述

74153是双四选一数据选择器,一个四选一只能实现一个逻辑函数(即为四选一),所以1个74153最多实现两个函数。
注:四选一数据选择器的D0~D3端可以输入多个数据,但这是变量,而非函数。

在这里插入图片描述

在这里插入图片描述

电平触发器在高电平时间比较长的时候也可能空翻,为了解决这一问题引入了边沿触发器。

在这里插入图片描述

注:组合逻辑电路:任意时刻的输出,仅仅取决于该时刻的输入,而与电路原来的状态无关;组合逻辑电路没有记忆功能。

在这里插入图片描述

  • Moore型电路的状态表可以用Mealy型电路的状态表来表示。只需在Mealy型电路的状态表中对于每个输入,将输出值都写成一样的也即代表着和输入无关,相当于从大推小,可以。
  • 但反之Mealy型的状态图则不可用Moore型的来表示,因为Moore型的输出值与输入无关,但Mealy则有关,相当于从小推大,不可。

在这里插入图片描述

  • 需要注意的是,虽然在逻辑电路图中一个接口什么都不接表示悬空接1,但在考试时最好给其接上一个电源或是高电平

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 移位寄存器若是不强调用什么触发器实现,一律拿 D D D触发器实现!
  • 移位寄存器可用来实现环形计数器。

在这里插入图片描述

有效状态数为 n n n,无效状态数为 2 n − n 2^n-n 2nn.

在这里插入图片描述
3 3 3个触发器就可以实现 M o d 6 Mod 6 Mod6的计数器,这称为扭环计数器,也称约翰逊计数器。有效状态数为 2 n 2n 2n,无效状态数为 2 n − 2 n 2^n-2n 2n2n.在上图中 101 101 101<-> 010 010 010为挂起,需要修改。

  • 同步时序电路实现计数器是对时钟计数,画卡诺图时(默认为JK触发器)应根据次态方程 Q n + 1 = J Q^{n+1} = J Qn+1=J* Q 非 + K 非 ∗ Q Q非 + K非 * Q Q+KQ,对卡诺圈进行分割。
  • 2
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值