Vivado那些事儿
关注
分享
扫一扫
文章平均质量分 82
OpenFPGA
这个作者很懒，什么都没留下…
展开
-
【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化
【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化MicroBlaze是AMD-Xilinx提供的一个可以在FPGA中运行的嵌入式软核IP，其本质是一个32位RISC处理器软核，可以在150MHz时钟下，提供125 D-MIPS性能，具有运行速度快、占用资源少、可配置性强等优点。今天主要是搭建一个通用MicroBlaze最小系统+一个外设，最后固化程序到FPGA。整体难度★不到缩略...原创 2022-08-26 08:30:18 · 4157 阅读 · 1 评论 -
开发者来稿｜AMD赛灵思中文论坛分享 - 提问的智慧
本文作者：上海科技大学电子科学与技术专业研究生 Shao Yi本文将介绍作者是如何通过AMD-赛灵思中文论坛获得专业的FPGA技术支持，在论坛上通过准确的描述自己遇到的问题，很快地得到了解决，并开始在论坛上帮助越来越多的开发者。------“在科研中我通常需要快速地在FPGA实验平台上验证自己的想法，但是FPGA开发是一项复杂的工作，它涉及到RTL代码的编写、物理和时序...转载 2022-06-11 09:00:03 · 459 阅读 · 0 评论 -
【Vivado那些事儿】XilinxCEDStore介绍
【Vivado那些事儿】XilinxCEDStore介绍之前很多人问我有没有好的代码可以参考，我之前一直推荐的是官方的IP参考例程/IP源码，但是不知道大家有没有看过官方的项目例程，看下下图：图中箭头位置就是官方的参考例程，我们进去看下：这里大约有十几个项目，内容也不是很统一，按照正常官方例程的习惯，应该按照某一个特定功能、IP或者领域进行划分，但是我们没有看出来这些例程...原创 2022-06-22 08:30:12 · 293 阅读 · 0 评论 -
本周一问 | -leaf 这个属性的含义?
Q1在TCL 手册上，有-leaf这个参数，比如get_pins 这个是什么意思，作用是什么呢？A:-leaf 返回的是最底层的cell的pin. 例如LUT，FF，DSP，BRAM的pin, 而不是hier 模块的pin.Q2比如 ：get_pins -of [get_nets xxxxx ] -leaf -filter {DIRECTION==OUT}这种本...转载 2022-06-21 08:30:23 · 586 阅读 · 0 评论 -
【Vivado那些事儿】在不重新安装 Vivado 的情况下，是否能够安装 Xilinx USB/Digilent 线缆驱动器？...
Q:如果 Xilinx USB/Digilent 线缆驱动器在安装 Vivado 设计套件时还没有安装，或者 Xilinx USB/Digilent 线缆驱动器被禁用，在不全面重新安装 ...原创 2022-03-18 08:30:00 · 1750 阅读 · 0 评论 -
【Vivado那些事儿】FPGA如何计算上拉及下拉强度
【Vivado那些事儿】FPGA如何计算上拉及下拉强度如何计算内部上拉及下拉电阻器强度？如何计算支持内部上拉的外部下拉电阻器强度？要计算内部上拉或下拉强度，需要从器件 DC 及 AC 开关...原创 2022-02-16 08:30:00 · 1780 阅读 · 0 评论 -
【Vivado那些事儿】Vivado 设计套件版本的支持性第三方工具
Vivado 设计套件版本的支持性第三方工具本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。这些也在随该软件一起发布的“Vivado 设计套件用户指南：版本说明、安装与许...原创 2021-10-15 08:30:00 · 15139 阅读 · 0 评论 -
【Vivado】那些事儿-汇总篇
【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivado那些事】Vivado下怎么查看各子模块的资源占用？【Vivado那些事】Vivado中常用的快捷键（一）F4键【Viv...原创 2021-10-07 09:00:00 · 614 阅读 · 1 评论 -
【Vivado那些事】简谈FPGA比特流结构
【Vivado那些事】简谈FPGA比特流结构比特流是一个常用词汇，用于描述包含FPGA完整内部配置状态的文件，包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的，包括Xil...原创 2021-08-18 08:00:00 · 6575 阅读 · 0 评论 -
【官方推荐】学习Zynq-7000的入门书单
根据选用的芯片型号和应用领域的不同，读者可以适当裁减。Entrance Readings:1. Zynq-7000 User GuidesZynq-7000 All Programmabl...原创 2021-08-14 09:00:00 · 1328 阅读 · 0 评论 -
简谈 Xilinx FPGA 原理及结构
FPGA是在PAL、PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件。它是ASIC领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路...原创 2021-08-13 08:00:00 · 6661 阅读 · 0 评论 -
在Vivado下如何判断芯片是多die芯片-关于SSI的多方面解答
1. 什么是SSI芯片？SSI是Stacked Silicon Interconnect的缩写。SSI芯片其实就是我们通常所说的多die芯片。其基本结构如下图所示。可以看到SSI芯片的基本单元是SLR（Super Logic Region），也就是我们所说的die。SLR之间通过Interposer“粘合”在一起。每个SLR可看做一片小规模FPGA。2. 如何从芯片型号上判断FPGA是否是多die芯片?在芯片选型手册上，有如下图所示说明，根据图中红色方框标记可判断该芯片是否是SSI芯片。3. U原创 2021-08-01 22:51:36 · 3511 阅读 · 0 评论 -
Vivado SDK 怎么添加函数？
最近一直在搞zynq的ps端，说实话这个sdk还真好用，遇到一个小问题，做做笔记吧。在viado SDK的程序开发中，会出现以下的问题，abs函数有警告，sqrt函数有错误。...原创 2020-03-03 08:30:00 · 1018 阅读 · 0 评论 -
Vitis尝鲜（三）
这次主要分享一下Xilinx官方的QTV：如何在 Alveo 卡上快速使用 Vitis 进行开发的视频，主要是可以对Vitis有个快速的认识。这里在说一下，Vitis和Vitis AI的区...原创 2020-03-21 08:30:00 · 332 阅读 · 0 评论 -
Vivado-hls使用实例
Vivado-hls使用实例【引言】本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。在H...原创 2020-04-23 08:00:00 · 746 阅读 · 0 评论 -
Xilinx 常用 Alveo 技术文档资源列表（全中文）
工欲善其事必先利其器干货一篇，拿走不谢！随着赛灵思 Alveo 自适应计算加速卡的发布，数据中心各种工作负载开启了自适应计算加速的历程。本期小编特整理了有关 Alveo 的一批中文文档，以...原创 2020-05-28 08:00:00 · 902 阅读 · 0 评论 -
如果使用第三方综合工具，Xilinx IP…
如果对包含Xilinx IP的模块或者整个工程采用第三方综合工具进行综合，那么对于IP该如何处理呢？第一步：如果明确使用第三方综合工具，那么对于IP应采用Manage IP的流程，如下图所...原创 2020-08-13 08:00:00 · 677 阅读 · 0 评论 -
ZYNQ架构
参考：http://www.zynqbook.com/ZYNQ架构双核ARM Cortex-A9 处理器：ARM Cortex-A9 是一个应用级的处理器，能运行完整的像Linux 这样的...原创 2020-08-18 08:00:00 · 569 阅读 · 0 评论 -
属于FPGA设计的“后浪”，如此强大的 Xilinx 在线资源，十年用户也不见得都能找全！...
就算你是赛灵思的忠实粉丝，十年用户，还真不见得能够发现如此丰富的赛灵思线上可用资源。不信？试试看？“原文经过《Xilinx赛灵思官微》授权发布，版权归原作者所有！”今天和大家聊聊赛灵思通过...原创 2020-08-21 08:00:00 · 351 阅读 · 0 评论 -
从多图对比看Vivado与ISE开发流程的差异
从多图对比看Vivado与ISE开发流程的差异特性比较对 Vivado 和它的前一代设计套件，ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验 ...原创 2020-09-01 08:00:00 · 3818 阅读 · 0 评论 -
Altera FPGA 远程升级有关的几个IP的使用
Altera FPGA 远程升级有关的几个IP的使用 在做在线远程升级的时候，一般需要两步：1、将数据写到外挂的flash中。2重新启动FPGA配置。不过要做到远程升级，一般需要在原始...原创 2020-10-04 09:00:00 · 1258 阅读 · 0 评论 -
Xilinx 7系列FPGA Multiboot介绍-远程更新
在远程更新的时候，有时候需要双镜像来保护设计的稳定性。在进行更新设计的时候，只更新一个镜像，另一个镜像在部署之前就测试过没问题并不再更新。当更新出错时，通过不被更新的镜像进行一些操作，可以...原创 2020-10-04 09:00:00 · 2745 阅读 · 1 评论 -
Xilinx Spartan-7系列简介
今天给大侠带来简介Xilinx Spartan-7，Spartan-7延续了28nm工艺，更加巩固了 Xilinx在28nm的领导地位，今天聊聊 Spartan-7到底有哪些特色、...原创 2020-11-05 08:00:00 · 3665 阅读 · 0 评论 -
【每周一问】Vivado综合时突然OCC模式弹不出来了
正常情况下，会出现下面的截图：但是突然某一天发现不弹出该选项框了，怎么解决？首先说一下OOC与global模式是什么？简单一句话来概括两者的关系就是：在OOC模式下，IP成为了一个完全的黑...原创 2020-11-20 08:00:00 · 1142 阅读 · 0 评论 -
FPGA上电后IO的默认状态
概述在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中各个阶段引脚的状态，会对硬件设计、引脚分配产生非常重要的影响。这篇专题就针对FPGA从上电开始 ，配置程序，到正常工作整个过程中所有IO的状态进行分析。从时间阶段可以分为两部分，第一阶段是从FPGA上电开始直到配置（Configuration）完成之前。第二个阶段是配置完成之后，FPGA开始正常工作开始。从引脚类型上分，可以分为三大类：第一类是普通原创 2020-11-29 00:33:31 · 5385 阅读 · 3 评论 -
【每周一问】如何控制加载FPGA程序时，Xilinx FPGA的IO管脚输出高低电平
可以利用约束文件进行约束吗？在程序加载过程中，约束文件不会起作用，所以设置约束没有用。先看下XilinxFPGA的IO结构（参考XIlinx官方文档）在FPGA IOB内部，Pad输出之...原创 2020-11-29 09:00:00 · 4661 阅读 · 0 评论 -
一文读懂Tcl在Vivado中的应用
原标题：【Vivado使用误区与进阶】Tcl在Vivado中的应用Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但...原创 2020-12-03 08:00:00 · 1660 阅读 · 0 评论 -
用Tcl定制Vivado设计实现流程
原标题：【Vivado使用误区与进阶】用Tcl定制Vivado设计实现流程上一篇《Tcl在Vivado中的应用》介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标。其实Tcl...原创 2020-12-04 08:00:00 · 625 阅读 · 0 评论 -
在Vivado中实现ECO功能
作者：Ally Zhou，Xilinx工具与方法学应用专家原标题：【Vivado使用误区与进阶】在Vivado中实现ECO功能关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vi...原创 2020-12-05 09:00:00 · 1654 阅读 · 0 评论 -
读懂用好Timing Report
本文摘自《Vivado使用误区与进阶》，作者为Xilinx工具与方法学应用专家Ally Zhou。《 XDC 约束技巧》 系列中讨论了 XDC 约束的设置方法、约束思路和一...原创 2020-12-09 08:00:00 · 4752 阅读 · 0 评论 -
【Vivado使用误区与进阶】总结篇
简介Vivado设计套件为您提供了一个SoC增强型、以IP和系统为中心的新一代开发环境， 全新打造，专为突破系统级集成和实现在生产力上的瓶颈。Vivado 设计套件致力于帮助您在总生产...原创 2020-12-11 08:00:00 · 1447 阅读 · 0 评论 -
用ECO脚本的方式在网表中插入LUT1
作者：Hong Han，来源：赛灵思中文社区论坛有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动。这里...原创 2020-12-14 08:00:00 · 787 阅读 · 0 评论 -
【Vivado那些事】Vivado中常用的快捷键（一）F4键
F4键应该是Vivado中最常用、最重要的快捷键。其功能在于，一旦选中某个对象（可以是Cell、Net、Pin、Path等），按下F4键，就会在chematic视图中显示该对象。例如，在通...原创 2020-12-16 08:00:00 · 1599 阅读 · 0 评论 -
【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键
主要包括Ctrl+Q键、Ctrl+E键、F6键、F1键。Ctrl+Q键Ctrl+Q键用于显示或者隐藏导航栏（Flow Navigator），如下图所示，在需要以更大视图显示其他窗口时是很方...原创 2020-12-17 08:00:00 · 2535 阅读 · 0 评论 -
创建包含源文件的IP-带有参数
有时候我们想参考官方的源码，但是有些IP怎么也找不到官方的源码，具体原因是什么呢？下面从下面两种Vivado创建IP的流程看下具体的原因。整个系列文章分为以下几个内容：所谓“数字积木”，就...原创 2021-01-08 08:00:00 · 318 阅读 · 0 评论 -
【Vivado那些事】创建不包含源文件的IP
有时候我们想参考官方的源码，但是有些IP怎么也找不到官方的源码，具体原因是什么呢？下面从下面两种Vivado创建IP的流程看下具体的原因：所谓“数字积木”，就是Vivado集成开发环境基于...原创 2021-01-10 09:00:00 · 1793 阅读 · 2 评论 -
Vivado中jobs和threads的区别？选择多个jobs能加快实现速度么？
在用Vivado对工程编译时，会弹出下面的对话框：备注：虽然FPGA不能叫编译，但很多工程师为了方便起见，将综合+实现+生成bit文件的过程统称为编译了，这种说法大家理解就好。很多工程...原创 2021-01-12 08:00:00 · 457 阅读 · 0 评论 -
vivado多时钟周期约束set_multicycle_path使用
Vivado下set_multicycle_path的使用说明 vivado下多周期路径约束（set_multicycle_path）的使用，set_multicycle_path一般...原创 2021-01-15 08:00:00 · 4182 阅读 · 0 评论 -
【Vivado那些事】OOC综合方式
之前有分析过Vivado中不弹出OOC综合方式窗口的解决方式，传送门《【每周一问】Vivado综合时突然OCC模式弹不出来了》，里面简单介绍了和Global方式的区别，但是没有更加深入，今...原创 2021-01-24 09:00:00 · 2417 阅读 · 0 评论 -
Vivadoz中增量编译与设计锁定
关于增量编译所谓增量实现，更严格地讲是增量布局和增量布线。它是在设计改动较小的情形下参考原始设计的布局、布线结果，将其中未改动的模块、引脚和网线等直接复用，而对发生改变的部分重新布局、布线...原创 2021-01-25 08:00:00 · 1646 阅读 · 0 评论