数字硬件建模-Verilog篇
关注
分享
扫一扫
文章平均质量分 87
数字硬件建模-Verilog篇
后续会以SV为基础更加详细介绍相关文章
OpenFPGA
这个作者很懒，什么都没留下…
展开
-
FPGA的发展历史
FPGA的发展历史PLD简介在过去的十年中，可编程逻辑器件（PLD）市场不断增长，对PLD的需求不断增加。具有可编程特性且可编程的芯片称为PLD。PLD也称为现场可编程器件（FPD）。FP...原创 2022-03-19 09:00:00 · 2315 阅读 · 0 评论 -
FPGA设计流程
FPGA设计流程FPGA设计流程包括以下关键步骤，如图9.8所示。1. 设计输入2. 设计仿真与综合3.设计实现4.设备编程。图9.8 FPGA设计流程设计输入在设计进入之前，...原创 2022-03-18 08:30:00 · 5690 阅读 · 0 评论 -
FPGA中仿真概念
FPGA中仿真概念需要对输入Verilog或VHDL的设计进行仿真，以检查设计的功能正确性。对于HDL RTL功能，需要使用不可综合的Verilog结构编写测试台。阻塞和非阻塞赋值的仿真不...原创 2022-03-17 08:30:00 · 1295 阅读 · 0 评论 -
Verilog复杂逻辑设计指南-奇偶校验生成器和校验器及筒式移位器
使用Verilog可以方便地实现复杂的设计。现在，设计复杂性增加，设计需要针对低功率、高速和最小面积进行优化~在大多数实际的ASIC/FPGA和SOC设计中，Verilog RTL用于描述...原创 2022-03-15 08:30:00 · 1761 阅读 · 0 评论 -
MyHDL，体验一下“用python设计电路”
写代码：下面的myhdl代码写了一个模块top，里面有两个计数器：cnt1从0计到9，当cnt1=9时，cnt2从0计到4。from myhdl import *@blockdef ...转载 2022-03-15 08:30:00 · 1147 阅读 · 0 评论 -
Verilog复杂逻辑设计指南-函数和任务
Verilog复杂逻辑设计指南-函数和任务-Functions and Tasks使用Verilog可以方便地实现复杂的设计。现在，设计复杂性增加，设计需要针对低功率、高速和最小面积进行优...原创 2022-03-12 09:00:00 · 1242 阅读 · 0 评论 -
Verilog复杂逻辑设计指南-ALU
Verilog复杂逻辑设计指南-ALU使用Verilog可以方便地实现复杂的设计。现在，设计复杂性增加，设计需要针对低功率、高速和最小面积进行优化~ALU设计算术逻辑单元（ALU）在大多数...原创 2022-03-10 08:30:00 · 4012 阅读 · 0 评论 -
Verilog时序电路设计指南
Verilog时序电路设计指南没有时序电路设计准则的RTL设计可能会导致性能低下。本文关键指南包括在顺序设计中使用非阻塞赋值、使用同步复位和时钟选通。详细描述了在设计中使用流水线阶段的指南...原创 2022-03-08 08:30:00 · 2570 阅读 · 0 评论 -
Verilog时序逻辑硬件建模设计（五）异步计数器&总结
Verilog时序逻辑硬件建模设计（五）异步计数器&总结-Asynchronous Counter Design没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑...原创 2022-03-06 09:00:00 · 3964 阅读 · 0 评论 -
Verilog时序逻辑硬件建模设计（四）移位寄存器
Verilog时序逻辑硬件建模设计（四）移位寄存器-Shift Register没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字...原创 2022-03-01 08:30:00 · 4502 阅读 · 0 评论 -
Verilog常用可综合IP模块库
Verilog常用可综合IP模块库优秀的 Verilog/FPGA开源项目介绍（十九）- Verilog常用可综合IP模块库想拥有自己的Verilog IP库吗？设计时一个快捷键就能集成到...原创 2022-02-28 08:30:00 · 1001 阅读 · 0 评论 -
Verilog时序逻辑硬件建模设计（三）同步计数器
Verilog时序逻辑硬件建模设计（三）同步计数器-Synchronous Counters没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过...原创 2022-02-25 08:30:00 · 5755 阅读 · 0 评论 -
Verilog时序逻辑硬件建模设计（二）同步和异步复位
Verilog时序逻辑硬件建模设计（二）同步和异步复位-Synchronous and Asynchronous Reset没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或...原创 2022-02-24 08:00:00 · 7230 阅读 · 0 评论 -
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出...原创 2022-02-17 08:30:00 · 5523 阅读 · 0 评论 -
Verilog组合逻辑设计指南
Verilog组合逻辑设计指南在描述组合逻辑的RTL时，必须遵循编码和设计指南。设计和编码指南将提高设计性能、可读性和可重用性。本文讨论组合逻辑设计的规范和编码准则。在实际的FPGA设计中...原创 2022-02-10 08:30:00 · 3270 阅读 · 0 评论 -
Verilog/SV代码检查器-Lint 建模规则检查器与 Verilator
Verilog/SV代码检查器-Lint 建模规则检查器与 Verilator绪论硬件设计是无情的，因此使用可以获得的任何错误的软件都是值得的。在进行综合之前，简单的检查自己代码的一些潜在...原创 2022-02-09 08:30:00 · 3306 阅读 · 0 评论 -
组合逻辑硬件建模设计（二）算术电路
组合逻辑硬件建模设计（二）算术电路加法和减法等算术运算在处理器逻辑的设计中起着重要作用。任何处理器的算术逻辑单元（ALU）都可以设计为执行加法、减法、增量、减量运算。算法设计由RTL Ve...原创 2022-01-28 08:30:00 · 1709 阅读 · 0 评论 -
组合逻辑硬件建模设计（一）逻辑门
组合逻辑硬件建模设计（一）逻辑门一个高效的RTL工程是在最佳设计约束下工作，并使用最少数量的逻辑门。--By suisuisi组合逻辑和时序逻辑是数字电路重要组成部分，接下来将分为2~3篇...原创 2022-01-25 08:30:00 · 1071 阅读 · 0 评论 -
FPGA的设计中为什么避免使用锁存器
前言 在FPGA的设计中，避免使用锁存器是几乎所有FPGA工程师的共识，Xilinx和Altera也在手册中提示大家要慎用锁存器，除非你明确知道你确实需要一个latch来解决问题。而且目...转载 2022-01-23 09:00:00 · 2155 阅读 · 2 评论 -
数字硬件建模-重新从另一方面理解Verilog(二)
数字硬件建模-重新从另一方面理解Verilog(二)Verilog带符号操作Verilog支持运算符“+”或“−” 将符号赋给操作数。表1.4描述了符号操作数（示例1.7）。表1.4 Ve...原创 2022-01-20 08:30:00 · 1221 阅读 · 1 评论 -
谈谈Verilog和SystemVerilog简史，FPGA设计是否需要学习SystemVerilog
SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用...原创 2022-01-14 08:30:00 · 3841 阅读 · 4 评论 -
数字硬件建模-从另一方面理解Verilog(一)
Verilog标准化为IEEE 1364标准，用于描述数字电子电路。Verilog HDL主要用于RTL抽象级别的设计和验证。Verilog由Prabhu Goel和Phil Moorby...原创 2022-01-13 08:30:00 · 423 阅读 · 0 评论 -
数字硬件建模综述
数字硬件建模综述逻辑设计的演变1958年，德克萨斯仪器公司（Texas Instrument）的年轻电气工程师杰克·基尔比（Jack Kilby）发明了如何将电路元件、晶体管、电阻器和电容...原创 2022-01-07 08:30:00 · 752 阅读 · 0 评论