OpenFPGA的博客

在学习《通信IC设计》一书时，第一次遇到缩减运算符，书中是这样介绍的： 没怎么看懂，后来上网看到比较详细的资料才弄明白，现在分享给大家。 详细资料见：http://bbs.elecfans.com/jishu_546777_1_1.html下面的例子是 缩位运算符过程就是最低位和次低位进行异或运算，得到的结果在和最高位运算； 历程如下：module traffic(a,ou...

本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。原文出处：《大道至简——RISC-V架构之魂（下）》“大道至简——RISC-V架构之魂”——分成上中下三篇，本文是下篇。关注文末公众号...

本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。转自：传送门“大道至简——RISC-V架构之魂”——分成上中下三篇，本文是中篇。关注文末公众号后可查询上中下三篇的内容。本文上接《大...

本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。“大道至简——RISC-V架构之魂”——分成上中下三篇，本文是上篇。关注文末公众号后可查询上中下三篇的内容。注意：本文中将会多次出现“...

JTAG标准的状态机实现 - 基于Verilog HDL 本文参考：《通信IC设计》 大家比较感兴趣的话，可以自行购买相应书籍进行研读。 JTAG协议是目前应用最广泛的下载和仿真协议，对协议的最初缔造者来说，这也许有点无心插柳柳成荫的感觉——最初的JTAG协议只是用来辅助专门的硬件质检部门对印刷电路进行检测的。这些老账现不再提了 我们现在看到的各种JTAG下载和仿真协议都是各生产厂商在原有...

先转过来，后面慢慢研究转自：《实例讲解进驻Google两位大神主推的异构计算与RISC-V》摘要：John Hennessy和David Patterson两位计算机体系结构方面的泰山北斗双双进驻Google引起了业界的广泛关注。两位大神同时是新兴指令集RISC-V的发起者，也是异构计算领域的领军践行者。本文将结合一个简单实例讲解两位大神所主推的RISC-V如何进行异构计算，让您通过此具体实例...