SR锁存器与D型触发器的原理及仿真
锁存器(Latch)是一种对脉冲电平敏感的存储单元电路。它们可以在特定输入脉冲电平作用下改变状态。锁存,就是把信号暂存以维护某种电平状态。
一、SR锁存器
(一)定义
SR锁存器(Set-Reset Latch)属于静态存储单元的一种。一般由两个或非门或与非门组成。
基本的门电路逻辑真值表:
(二)或非门SR触发器
其中R表示Reset(复位),S表示Set(复位)。Q和Q‘称为输出端,并且定义Q=1、Q’=0为锁存器的 “ 1 ” 状态;反之为锁存器的 “ 0 ” 状态。
- 模拟仿真
- 功能表
S | R | Q | Q’ | 功能 |
---|---|---|---|---|
0 | 0 | 保持上一状态 | 保持上一状态 | 保持 |
0 | 1 | 0 | 1 | 置0 |
1 | 0 | 1 | 0 | 置1 |
1 | 1 | 0 | 0 | 非正常状态 |
当R=1,S=0时,Q=0,Q’=1,锁存器为 “ 0 “状态。
当R=0,S=1时,Q=1,Q’=0,锁存器为 “ 1 “状态。
当R=0,S=0时,锁存器保存上一状态。
当R=1,S=1时,非正常状态。
即或非门SR锁存器为高电平有效电路。
(三)与非门SR触发器
- 模拟仿真
- 功能表
S | R | Q | Q’ | 功能 |
---|---|---|---|---|
1 | 1 | 保持上一状态 | 保持上一状态 | 保持 |
1 | 0 | 0 | 1 | 置0 |
0 | 1 | 1 | 0 | 置1 |
0 | 0 | 1 | 1 | 非正常状态 |
当S=1,R=0时,Q=0,Q’=1,锁存器为 “ 0 “状态。
当S=0,R=1时,Q=1,Q’=0,锁存器为 “ 1 “状态。
当S=1,R=1时,锁存器保存上一状态。
当S=0,R=0时,非正常状态。
即与非门SR锁存器为低电平有效。
二、与非门D型触发器
前面SR触发器当输入S=0,R=0时,输出为不稳定非正常态,为解决这个问题,引入了D型触发器。
(一)D型触发器
- 工作原理
CLk=0:G3,G4被封锁,D的变化不能传到G1,G2,触发器保持现状态。
CLk=1:G3,G4开放,D经过G3,G4转换为一对互补信号传到G1,G2。
若CLK=0,D=0/1,SR=11,Q保持不变;
若CLK=1,D=0,则SR=10,Q=0;
若CLK=1,D=1,则SR=01,Q=1。
- 真值表
CLK | D | S | R | Q | Q’ |
---|---|---|---|---|---|
0 | 0/1 | 1 | 1 | 不变 | 不变 |
1 | 0 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 1 | 0 |
(二)维持阻塞D型触发器
目的:解决“空翻”问题。
作用:仅当CLK的上升沿出现的一瞬间,D端的数据才能置入触发器。