ALTERA SOC开发流程（1）——基础设置篇

最新推荐文章于 2023-02-23 18:53:41 发布
最新推荐文章于 2023-02-23 18:53:41 发布
阅读量1.6k 收藏 18
点赞数 2
文章标签： fpga soc
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/q49800123/article/details/109283761
版权
本文介绍了ALTERA SOC开发的基础设置，以Cyclone V SOC为例，讲解了如何新建工程、使用Platform Designer（QSYS）配置ARM外设，并连接IP核心。通过设置FPGA与ARM的接口、时钟、DDR等，建立基本的工程框架。文章提供了部分配置建议，并分享了工程文件供下载学习。
摘要由CSDN通过智能技术生成

    接触ALTERA SOC已有一年有余，现在有时间便将一些走过的弯路和一些经验分享给大家。

    大家手上一般都是淘宝的开发板或者第三方的开发板，一般都配有详细的文档，但是文档使能体现ALTERA SOC性能的一部分，有些细节上的东西可能照顾的不是很周全，闲话到此为止，开始我们的SOC之旅吧。

   我手上使用的是Cyclone V SOC，具体型号是5CSEMA5U23C8，其他型号的Cyclone V SOC只是FPGA逻辑资源的大小区别，ARM端资源都是一样的，当然更高端的Arria 10或者其他的SOC 平台可能ARM端资源就更多，频率也会更高。Altera公司喜欢把ARM端叫做HPS端，可能想和赛灵思区分开来吧，哈哈哈。

首先我们需要新建一个工程，就叫ALTERA_SOC吧，博主使用的是quartus 18.1版本，有些IP core可能已经更新。

 

点击finish新建工程，新建完工程之后我们肯定需要开始对ARM的外设进行配置，这个时候就必须参考你所使用的的开发板或者你设计的板卡的原理图。在QUARTUS 界面下点击tools ->platform designer，由于我使用的是较为高等级的18.1版本，老版本此功能叫做QSYS，如果之前使用过nosii软核应该对此比较了解。

最低0.47元/天 解锁文章
q49800123
关注
  • 2
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
altera SOC学习总结
cgy0614的博客
12-23 9576
SOC平台学习总结 最近通过对altera提供的CycloneV开发板进行熟悉掌握以及对相应的开发板的开发文档以及在线社区https://rocketboards.org/的文档进行阅读，逐步掌握了altera系列SOC启动流程及相应开发方法，现总结如下： 一．      开发环境搭建 开发环境包括一下软件： Quartus Prime16.1（逻辑工程 Qsys） the Altera
Altera SOC深度体验之旅_书签版
11-17
《Altera SOC深度体验之旅》_书签版 《Altera SOC深度体验之旅》_书签版
ALTERA SOC开发流程（2）——数据传输篇
q49800123的博客
10-30 780
从上一篇结束后，我们已经将一个简单的工程搭建完毕，其中包含了一些对ARM端的一些配置信息。红圈中的信息就是对数据传输的一些配置，我们可以看到FPGA 到ARM的数据传输采用的是AXI总线协议，前两个都是高速AXI、最后一个是低速AXI，位宽分别设置成128、32、32bit。Altera还单独给了我们一个对DDR直接操作的接口，位宽设置为64bit。 接下来我们开始我们的数据传输之旅，先从最简单的PIO开始。ARM在与FPGA沟通的时候需要我们提供一个中断信号，而这个信号就可以使用PIO进行配置，在I
altera SOC 开发指引
03-14
Altera公司提供，权威说明，用于说明SOC系列芯片用于软件套装的开发使用流程，与使用参数配置说明。
Altera FPGA SoC搭建步骤
weixin_30678349的博客
08-06 1189
Altera SoC 官方搭建指南： https://rocketboards.org/foswiki/Documentation/EmbeddedLinuxBeginnerSGuide 官方文档中除了讲解搭建方法之外，还有很多原理性的介绍，感兴趣的朋友可以自己阅读。 准备工作： 1. 安装Altera官方提供的IDE (Quartus 和 SoC EDS), 不需要安装...
Altera SoC开发流程
weixin_30474613的博客
05-11 454
该笔记主要记录SoC的软件开发流程，主要包含一些Linux下的操作命令 1. 编写design file .c .h 2. 编写makefile 可执行文件名，交叉编译环境，compile flags 3. 拷贝文件到SD Card (1)通过USB mount 1）mount命令格式： mount [-t vfstype] [-o opt...
【Altera SoC】基于SOPC的单通道TDC设计（4）
liuheda的博客
08-12 1788
http://bbs.eeworld.com.cn/thread-465445-1-1.html   3系统测试方法3.1 第一次测试 基本原理如下： 利用外部按键模拟输入的待测信号的正脉冲，理想状态是，在按键次数充满fifo以后，fifo发出满信号。Fifo每次写满之后会有一个上升沿的跳变信号，故采用这一信号作为中断源，读取fifo中的测量数据。 中断初始化程序和中断服务程序如下： ...
FPGA发展的下一个阶段——SoC
08-29
【FPGA发展的下一个阶段——SoC】 随着技术的飞速进步，FPGA（Field-Programmable Gate Array，现场可编程门阵列）在系统设计领域正经历着一次重大转型，朝着System-on-Chip（SoC）的方向发展。SoC是指在一个单一的...
嵌入式系统——从SoC芯片到系统（第2版） (普通高等教育十一五国 家级规划教材,微电子与集成电路设计系列规划教材) by 凌明
08-04
《嵌入式系统——从SoC芯片到系统（第2版）》是凌明、王学香、单伟伟合著的一本高等教育“十一五”国家级规划教材，专注于微电子和集成电路设计领域的嵌入式系统知识。这本书针对SoC（System on Chip）芯片设计者的...
altera soc AMP（linux+bare-metal）
01-12
那些年经历的亢，还好遇到了很多具有奉献精神的大牛们！从公司决定上altera soc方案，就是这个噩梦的开始，一开始觉得altera与xilinx应该差别不大，后面这个亢只能越挖越深，好吧，好像有点跑题了。 soc AMP方案，cpu0跑linux，cpu1跑bare-metal，工程在友晶的de1 soc上实测过，这个得特别提醒一下，device tree相当重要，核间通信现在只是弄了linux触发bm的，现在bm触发linux的，还在捣腾，欢迎有这方面资源的老铁们互相交流学习。这个例程是骏龙那边提供的，至于这个虐心的过程，还是得感谢harvey的倾力相助。欢迎志同道合的人，一起学习，欢迎私信，谢谢。
基于SOC fpga的开发教程
10-08
SoC 芯片， 相较于传统的单一 ARM 处理器或 FPGA 芯片， Intel Cyclone V SoC FPGA 既拥有了 ARM 处理器灵活高效的数据运算和事务处理能力， 同时又集成 了 FPGA 的高速并行处理优势， 同时， 基于两者独特的片上互联结构， 使用时 可以将 FPGA 上的通用逻辑资源经过配置，映射为 ARM 处理器的一个或多个 具有特定功能的外设。
Altera在OFC 2014上推出400G以上OTN解决方案
01-20
总之，Altera在OFC 2014上推出的400G以上OTN解决方案标志着在高速光传输领域的一个重要突破，它不仅优化了开发流程，还为光传输设备制造商提供了极具竞争力的解决方案，以应对不断提升的数据传输需求。
挑战SOC－基于NIOS的SOPC设计于实践
03-06
### 挑战SOC——基于NIOS的SOPC设计与实践 #### 一、绪论 本章节作为开篇，简要介绍了SOPC（System on Programmable Chip，可编程芯片系统）的概念及其重要性，并概述了本书的主要内容与结构安排。 ##### 1.1 ...
Altera 的SOC器件之将自定义的IP挂在ARM硬核下（通过avalon总线），实现arm核与IP之间的通信
最新发布
qq_34895681的博客
02-23 648
软件： Quartus II 17.0芯片: ALTERA Cyclone5 5CGXFC7C7F23C8语言：Verilog在文件中添加自己的ip （工程里所有的用到的.v文件，最后设置顶层，，，，后面还有仿真文件的添加这个没用过）点 Analyze Systhesis File 用来分析语法错误。在add interface里新增一个conduit，是自己ip另外输出的接口，，，复位信号也新增一个，，，剩下的是默认的avalon总线的内部线。
DE-10开发板 FPGA SOC学习（三）熟悉SOC开发流程
摸鱼宗宗主的博客
03-21 3792
在GHRD工程的基础上，简单的修改PIO配置，将SOC的开发过程学习一遍。 学习主要参考的是小梅哥的SOC开发文档。
SoC FPGA 开发流程
weixin_40723768的博客
12-01 287
SoC FPGA 开发流程
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值