ALTERA SOC开发流程（2）——数据传输篇

最新推荐文章于 2023-07-25 18:55:16 发布
最新推荐文章于 2023-07-25 18:55:16 发布
阅读量764 收藏 6
点赞数 2
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/q49800123/article/details/109383633
版权

从上一篇结束后，我们已经将一个简单的工程搭建完毕，其中包含了一些对ARM端的一些配置信息。红圈中的信息就是对数据传输的一些配置，我们可以看到FPGA 到ARM的数据传输采用的是AXI总线协议，前两个都是高速AXI、最后一个是低速AXI，位宽分别设置成128、32、32bit。Altera还单独给了我们一个对DDR直接操作的接口，位宽设置为64bit。

接下来我们开始我们的数据传输之旅，先从最简单的PIO开始。ARM在与FPGA沟通的时候需要我们提供一个中断信号，而这个信号就可以使用PIO进行配置，在IP搜索界面搜索PIO

由于是中断信号，位宽我们设置为1bit，由于是FPGA到ARM端的信号，我们设定模式为输入信号，采用下降沿触发，点击finish。有人就会问，我想设置成上升沿可以吗，很抱歉，我和我的嵌入式工程师朋友多次尝试，只有这样才能成功接收中断信号。

将时钟和复位信号连接、中断连接、数据S1连接至lw_axi总线上，红圈内分别代表的是软件端的lw_axi偏移地址和中断号。到此FPGA配置基本完毕，如果你有一个嵌入式软件工程师的朋友，这个时候就需要他配置linux内核和设备树，用来对接你的信号。如果他也不是很清楚，那么翻阅官方文档。

如图所示，这个是light总线的基地址和中断号地址，把这个地址和偏移地址、中断号地址告诉你的嵌入式软件工程师朋友，他就懂了。如果还是不懂，参考以下链接，我觉得讲的还是可以的

http://www.360doc.com/content/16/0222/22/18252487_536538348.shtml

至此一个简单的PIO控制就成功了，用这个可以让ARM控制FPGA的一个IO点亮一个灯之类的，如果各位开发板上有这个玩意可以试一下。

接下来就可以进行大规模的数据传输了。过两天再写，嘻嘻嘻嘻嘻。

q49800123
关注
  • 2
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
ALTERA SOC开发流程（1）——基础设置篇
q49800123的博客
10-26 1646
接触ALTERA SOC已有一年有余，现在有时间便将一些走过的弯路和一些经验分享给大家。 大家手上一般都是淘宝的开发板或者第三方的开发板，一般都配有详细的文档，但是文档使能体现ALTERA SOC性能的一部分，有些细节上的东西可能照顾的不是很周全，闲话到此为止，开始我们的SOC之旅吧。 我手上使用的是Cyclone V SOC，具体型号是5CSEMA5U23C8，其他型号的Cyclone V SOC只是FPGA逻辑资源的大小区别，ARM端资源都是一样的，当然更高端的Arria 10...
诊断网络层和应用层交互_基于SoC的数据采集与交互系统解决方案
weixin_32243309的博客
01-04 281
引言Internet的快速发展和成功促进了以太网(Ethernet)技术的发展和应用的扩展，所涉及的领域十分广泛，如传统的工业控制、信息家电、智能家居、安全监控、楼宇自动化、医疗、环境监测等。大多数的数据采集设备的通信接口符合 UART 通信标准。这种通信方式的数据传输半径十分有限，并不能满足远距离传输的需求，并且不能接入 Internet. 因此数据的交互接入 Internet 就显得非常重要了...
Altera FPGA SoC搭建步骤
weixin_30678349的博客
08-06 1178
Altera SoC 官方搭建指南： https://rocketboards.org/foswiki/Documentation/EmbeddedLinuxBeginnerSGuide 官方文档中除了讲解搭建方法之外，还有很多原理性的介绍，感兴趣的朋友可以自己阅读。 准备工作： 1. 安装Altera官方提供的IDE (Quartus 和 SoC EDS), 不需要安装...
altera SOC学习总结
cgy0614的博客
12-23 9556
SOC平台学习总结 最近通过对altera提供的CycloneV开发板进行熟悉掌握以及对相应的开发板的开发文档以及在线社区https://rocketboards.org/的文档进行阅读，逐步掌握了altera系列SOC启动流程及相应开发方法，现总结如下： 一．      开发环境搭建 开发环境包括一下软件： Quartus Prime16.1（逻辑工程 Qsys） the Altera
Altera 的SOC器件之将自定义的IP挂在ARM硬核下（通过avalon总线），实现arm核与IP之间的通信
qq_34895681的博客
02-23 624
软件： Quartus II 17.0芯片: ALTERA Cyclone5 5CGXFC7C7F23C8语言：Verilog在文件中添加自己的ip （工程里所有的用到的.v文件，最后设置顶层，，，，后面还有仿真文件的添加这个没用过）点 Analyze Systhesis File 用来分析语法错误。在add interface里新增一个conduit，是自己ip另外输出的接口，，，复位信号也新增一个，，，剩下的是默认的avalon总线的内部线。
DE-10开发板 FPGA SOC学习（三）熟悉SOC开发流程
摸鱼宗宗主的博客
03-21 3733
在GHRD工程的基础上，简单的修改PIO配置，将SOC的开发过程学习一遍。 学习主要参考的是小梅哥的SOC开发文档。
FPGA发展的下一个阶段——SoC
08-29
【FPGA发展的下一个阶段——SoC】 随着技术的飞速进步，FPGA（Field-Programmable Gate Array，现场可编程门阵列）在系统设计领域正经历着一次重大转型，朝着System-on-Chip（SoC）的方向发展。SoC是指在一个单一的...
i2c.rar_avalon wishbone_wishbone i2c
09-14
"wishbone to avalon 介面 I2C"这个描述暗示了这个压缩包可能包含了一个实现，用于在Avalon和Wishbone总线之间通过I2C进行数据传输的IP核或者设计示例。I2C协议通常包括主设备和从设备的角色，主设备控制通信，而从...
Altera在OFC 2014上推出400G以上OTN解决方案
01-20
总之，Altera在OFC 2014上推出的400G以上OTN解决方案标志着在高速光传输领域的一个重要突破，它不仅优化了开发流程，还为光传输设备制造商提供了极具竞争力的解决方案，以应对不断提升的数据传输需求。
I2C.rar_avalon_i2c avalon_ov7620_ov7620 vhdl
09-24
首先，I2C（Inter-Integrated Circuit）是一种由飞利浦（现NXP半导体）开发的简单、双线式串行通信协议，广泛应用于微电子设备间的通信。它使用两条线——SDA（数据线）和SCL（时钟线），可以连接多个设备，且具有...
altera soc AMP（linux+bare-metal）
01-12
那些年经历的亢，还好遇到了很多具有奉献精神的大牛们！从公司决定上altera soc方案，就是这个噩梦的开始，一开始觉得altera与xilinx应该差别不大，后面这个亢只能越挖越深，好吧，好像有点跑题了。 soc AMP方案，cpu0跑linux，cpu1跑bare-metal，工程在友晶的de1 soc上实测过，这个得特别提醒一下，device tree相当重要，核间通信现在只是弄了linux触发bm的，现在bm触发linux的，还在捣腾，欢迎有这方面资源的老铁们互相交流学习。这个例程是骏龙那边提供的，至于这个虐心的过程，还是得感谢harvey的倾力相助。欢迎志同道合的人，一起学习，欢迎私信，谢谢。
《Altera SoC深度体验》
08-18
Altera SoC深度体验，比较详细全面soc教程
Altera Soc手册中文版-1硬核处理器系统的简介
05-14
Cyclone® V SoC FPGA 器件是一个单晶片芯片系统(SoC)，包含两个不同的部分— 硬核处理器系统(HPS) 和FPGA。此为其第一章。全中文
Altera SOC深度体验之旅_书签版
11-17
《Altera SOC深度体验之旅》_书签版 《Altera SOC深度体验之旅》_书签版
SoC FPGA 开发流程
weixin_40723768的博客
12-01 277
SoC FPGA 开发流程
SOC FPGA介绍及开发设计流程
STATEABC的博客
07-25 3351
SOC FPGA是在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器控制器。相较于传统的仅有ARM处理器或 FPGA 的嵌入式芯片，SOC FPGA既拥有ARM处理器灵活高效的数据运算和事务处理能力，又拥有FPGA的高速并行数据处理优势。同时，基于两者独特的片上互联结构，在使用时可以将 FPGA 上的通用逻辑资源经过配置，映射为ARM处理器的一个或多个具有特定功能的外设，并通过高达128位位宽的AXI高速总线进行通信以完成控制命令和高速数据的交互。
【Altera soc 体验之旅】+延时链测试以及亚稳态分析1
liuheda的博客
08-12 1697
延时链测试以及亚稳态分析1.前言  图 1 静态时序分析的超前进位延时链信息 在上一篇（基于超前进位延时链的时间数字转换器）中，使用TimeQuest分析了延时链的cin到cout的延时为每两个延时单元延时45ps左右（图 1）。但是，对于一个测试的设计，还是要采取一些方法来测试实际的延时单元延时。此文借助SignalTap II工具来实现测试。具体思路是，输入信号的延时间隔除以延时链中边沿移动的...
fpga verilog开发实战指南——基于altera ep4ce10
最新发布
10-30
FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它能够在电路中实现各种数字逻辑功能。Verilog语言则是一种硬件描述语言，用于描述数字系统的行为和结构。本文将通过基于Altera EP4CE10（一款FPGA芯片）进行的FPGA Verilog开发实战指南，向读者介绍如何使用Verilog语言开发FPGA应用。 首先，选择合适的开发工具，例如Altera Quartus Prime软件。在Quartus中，创建一个新的工程，并添加Verilog源文件，用于编写FPGA应用的逻辑代码。在编写代码时，需要了解基本的Verilog语法和模块化设计的原则。 接下来，将FPGA芯片选项设置为Altera EP4CE10，并进行引脚分配。引脚分配是将逻辑信号与FPGA芯片引脚相连接的过程。确保正确地将输入和输出信号与特定引脚相连接，以实现所需的功能。 然后，进行逻辑编译和映射。逻辑编译将Verilog代码转换为低级逻辑网表，并进行逻辑优化。映射阶段将逻辑网表映射到FPGA芯片中的逻辑单元和开关资源。 在映射之后，进行时序分析和布线。时序分析用于验证设计在时序要求下的正确性，以确保信号传输的稳定性和准确性。布线是将逻辑资源与FPGA芯片中的物理资源相互连接的过程。 最后，进行编程和调试。将生成的比特流文件下载到FPGA芯片中，并进行信号调试和性能优化。通过使用逻辑分析仪等工具，可以检查信号的波形和逻辑的正确性，并根据需要进行调整和改进。 在进行FPGA Verilog开发实战时，需要具备较好的数字电路基础和Verilog语言掌握程度。通过实践和经验积累，不断提升对FPGA开发的理解和技能，才能开发出高效和可靠的FPGA应用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值