PCIE V3.0物理层协议学习笔记

已于 2024-10-08 17:43:36 修改
阅读量1.5k 收藏 12
点赞数 26
分类专栏： 总线 文章标签： 学习 笔记
于 2024-05-13 13:58:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qflook/article/details/138800274
版权
总线 专栏收录该内容
27 篇文章 27 订阅 ¥49.90 ¥99.00
订阅专栏
本文详细介绍了PCIe V3.0的物理层协议，包括电气要求的发送规范、接收规范和S参数要求。内容涵盖TX均衡、RX电气规范、参考时钟及不同速率的测试环境和标准。通过对PCIe V3.0物理层的理解，有助于深入认识高速串行总线的性能和测试方法。
摘要由CSDN通过智能技术生成

一、说明

PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。

V3.0版本最大的变更是支持8Gbps的速率，以及为实现带宽翻倍使用了128b/132b的高效编码技术。同时，仍是支持2.5Gbps和5Gbps的传输速率(8b/10b编码)。

PCIE一致性测试需要发送测试码型，当检测到对端有50Ω匹配电阻时，芯片会发送polling码型，然后当一段时间后未接收到对端的响应，则自动发送测试码型。

分层框图如下，本文主要讲的物理层Physical主要包括逻辑部分和电气部分，主要包括PLL电路、Buffer、阻抗匹配电路、驱动电路、串并转换或并串转换电路及均衡电路等；逻辑子模块的功能是负责数据链路层和电气子模块的交互，例如有多lane的情况下，将从数据链路层的数据拆分，并8b/10b编码给到电气子模块等：

了解本专栏 订阅专栏 解锁全文
手把手教你学PCIE（2.1.1）--PCIe 的物理层 (Physical Layer)
MHD0815的博客
10-05 809
PCI Express (PCIe) 的物理层是整个 PCIe 系统中最底层的部分，负责在物理介质上发送和接收电信号。物理层的主要任务包括电气信号传输、链路训练、时钟同步和信号完整性管理。以下是 PCIe 物理层的详细介绍。PCIe 的物理层是整个 PCIe 系统中最底层的部分，负责在物理介质上发送和接收电信号。通过理解物理层的工作原理和关键技术，可以更好地设计和调试 PCIe 系统，确保数据的高效、可靠传输。希望这些详细的解释能够帮助你更好地理解和应用 PCIe 技术。
PCIe3.0协议
12-25
该协议是PCIe3.0协议完整版，介绍了PCIe的组成部分、工作原理有助于软件、硬件开发人员了解和应用PCIe
PCIe 3.0 总线规范中文版
最新发布
gitblog_06615的博客
09-26 487
PCIe 3.0 总线规范中文版 【下载地址】PCIe3.0总线规范中文版 本资源提供了PCIe（Peripheral Component Interconnect Express）3.0总线规范的中文翻译版本。PCIe技术是现代计算机系统中广泛采用的高速接口标准，尤其适用于需要高性能数据传输的场景，如显卡、存储设备等。...
PCIe（四）—— 物理层
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-02 305
在看完事务层和数据链路层之后，我们来继续我们的协议栈之旅吧！这一篇中，我们会来看看PCIe物理层（Physical Layer）是如何工作的，从而帮助我们更加深入的了解PCIe的数据传输。
pcie_3.0协议规范.zip
02-05
pcie 总线规范
PCIe物理层详细总结-PCIe专题知识（一）
Luckiers的博客
05-01 7745
本文主要对PCIe物理层的组成、功能进行详细的总结，通过图文的方式方便读者快速掌握。物理层是PCIe总线的最底层，将PCIe设备连接在一起。PCIe总线的物理电气特性决定了PCIe链路只能使用端到端的连接方式。PCIe总线的物理层为PCIe设备间的数据通信提供传送介质，为数据传送提供可靠的物理环境，发送端数据链路层(Data Link Layer)的DLLP和TLP报文通过物理层(Physical Layer)发送至接收端的物理层，再传送至接收端的数据链路层。
PCIE——第7章——PCIe 总线的数据链路层与物理层
Y__Yshans的博客
10-08 2308
摘要：PCIE——第7章——PCIe 总线的数据链路层与物理层
PCIe系列专题之三：3.0 数据链路层概述
存储随笔
09-26 1997
来自事务层的TLPs，再加上前缀Sequence和后缀LCRC之后，会首先暂存在数据链路层的TLP Retry Buffer，然后再发送至接收端。之前的文章中，我们提到"在PCIe体系结构中，数据报文首先在设备的核心层(Device Core)中产生，然后再经过该设备的事务层(Transaction Layer)、数据链。从上图中，我们也可以明显的看到，Data Link Layer在PCIe总线中处于承上启下的作用，保证来自事务层的TLPs在PCIe总线中正常的传递。1. PCIe技术概述；
PCIe分层结构简介
奔跑的蜗牛的博客
07-18 1586
PCIe定义了以下三层结构：事务层（Transaction Layer）数据链路层（Data Link Layer）和物理层（Physical Layer）（Transaction Layer）:主要职责是创建（发送）或者解析（接收）TLP (Transaction Layer packet)，流量控制，QoS，事务排序等。
pcie-3.0-总线规范
06-21
4. 人工智能：PCIe 3.0 可以满足人工智能应用的高速数据传输需求，例如机器学习、深度学习等。 PCIe 3.0 总线规范的发展历程包括： 1. 2002年，PCI-SIG发布了PCIe 1.0规范。 2. 2006年，PCI-SIG发布了PCIe 2.0规范...
PCIe_3.0_spec_pcie3.0spec_pciespec_pcie_PCIe_3.0_spec_pcie3spec_
09-29
压缩包中的"PCIe_3.0_spec.pdf"文件很可能包含了完整的PCIe 3.0规范文档，涵盖了协议层、物理层、电气接口、机械结构、电源管理以及兼容性测试等方面的技术细节。对于设计、开发、调试或维护支持PCIe 3.0的硬件和...
pcie3.0英文版协议
05-09
总之，PCIe3.0协议的推出是计算机接口技术的一次重大进步，它提升了带宽，增强了系统性能，同时也注重了能效和兼容性，为高速数据传输提供了坚实的基础。随着技术的发展，PCIe4.0和5.0等后续版本将继续扩展这一接口...
PCIE3.0协议的协议规范
12-19
PCIe 3.0的物理层通过8GT/s（Giga Transfers per second）的数据速率实现更高的传输速率，较之于PCIe 2.0的5GT/s实现了60%的性能提升。物理层还涉及信号完整性、通道均衡、链路训练与状态机等。 2. 链路层： 链路层...
PCIe扫盲——PCIe总线物理层入门
乐于分享
12-24 1707
连载目录篇：PCIe扫盲系列博文连载目录篇（第一阶段）-Felix-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般都是基于SerDes来实现的。本
PCIe物理层
一个早起的程序员
06-05 3662
这篇文章来聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是物理层逻辑子层和物理层电气子层，其中后者一般都是采用SerDes来实现的。本篇文章只是简单地介绍一些PCIe物理层的基本概念，关于物理层详细、深入地介绍，请关注我后续的连载博文。 由于物理层处于PCIe体系结构中的最底层，所以无论是TLP还是DLLP都必...
PCIe系列专题之四：4.0 物理层结构解析
存储随笔
09-26 1690
逻辑层主要负责与数据链路层之间的数据交互，由发送逻辑Tx和接收逻辑Rx组成。由于PCIe总线可能包含多个Lane， Byte Stripping组件将DLLP/TLP数据报文按照数据依次分发到不同的Lane。3. Byte Un-Stripping组件将来自各个Lane的数据进行合并，检查Start和End标识后送入Rx Buffer, 最后传送至接收端数据链路层。DLLP和TLP从数据链路层到达物理层后，物理层会在其两端分别加上Start和End标识，主要是方便接收端找到DLLP和TLP的边界。
PCIE3.0基础说明（PCI Express Base Specification Revision 3.0 by PCI-SIG）笔记——第二章：事务层说明（1）
weekman93的专栏
06-17 4656
文章目录2.事务层说明2.1. 事务层概述2.1.1. 地址空间、事务类型和用法2.1.1.1.内存事务2.1.1.2. I/O事务2.1.1.3.配置事务2.1.1.4.消息事务2.1.2.数据包格式概述2.2.事务层协议：数据包定义2.2.1.常见的数据包头部域2.2.2. 带数据负载的TLP：规则2.2.3 TLP摘要规则2.2.4 路由和寻址规则2.2.4 路由和寻址规则 2.事务层说明 2.1. 事务层概述 下图为事务层在PCIE整体结构中的示意图 从一个较高的层级来看，事务层所涉及的关键内容
PCIe系列第七讲、PCIe的物理层
mabin2005的专栏
08-06 1680
本章将着重讲述PCIe物理层组成与操作，物理层位于数据链路层之下，可产生PLP包（Physical Layer Packet）进行管理。 ———————————————————— 从作用方面考虑：物理层位于数据链路层和PCIe链路之间，其主要作用是： 1、 发送来自数据链路层的TLP和DLLP。 2、 发送和接收在物理层产生的PLP报文 3、 从PCIe链路接收数据报文并发送到数据链路层 ———————————————————— 从组成结构方面考虑，物理层主要由物理逻辑子层和物理电气子层构..
pcie3.0 协议详解中文
06-23
PCIe（Peripheral Component Interconnect Express）3.0是一个高速接口标准，用于连接计算机内部的各个组件，如处理器、显卡、硬盘等高速设备。下面是PCIe 3.0协议的一些关键特性： 1. **带宽提升**：PCIe 3.0相较于前一代PCIe 2.0，数据传输速度从最初的500 MB/s提升到了16 GB/s（双向），相当于翻了四倍。 2. **信号技术**：采用128b/130b编码，提高了数据传输的效率，并采用差分信号，提高了信号质量和抗干扰能力。 3. **通道数增加**：PCIe 3.0支持更多的通道，每个插槽理论上可以连接最多16条PCIe信号线，这有助于更高的并行处理能力。 4. **更高的吞吐量**：每个数据包的大小可以从128B增加到256B，进一步提升了总线的带宽利用率。 5. **支持双工**：PCIe 3.0支持全双工模式，即同时发送和接收数据，提高了数据交换的效率。 6. **降低延迟**：PCIe 3.0通过优化协议设计，减少了数据传输的延迟，这对于对延迟敏感的应用，如图形处理和数据中心计算，非常重要。 7. **热插拔兼容**：继续支持热插拔功能，允许在系统运行时安全地添加或移除设备。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

qflook

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值