SystemVerilog丛书，目前国内出版的有（以出版时间为序）：

已于 2022-05-28 16:36:32 修改
阅读量732 收藏 4
点赞数 2
分类专栏： 芯片验证 文章标签： 验证
于 2022-05-26 17:19:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qianniuwei321/article/details/124988647
版权


   《SystemVerilog Assertions应用指南》,清华大学出版社2006年10月出版。英文原版书名《A Practical Guide for SystemVerilog Assertion》。

   《SystemVerilog验证方法学》,北京航空航天大学出版社2007年5月出版。英文原版书名《Verification Methodology Manual for SystemVerilog》。

   《高级验证方法学》,电子科技大学出版社 2007年8月出版。英文原版书名《The Verification Cookbook》。

   《SystemVerilog 硬件设计及建模》,科学出版社2007年10月出版。英文原版书名《SystemVerilog for Design》（2nd edition）。

   《SystemVerilog验证 -- 测试平台编写指南》,科学出版社2009年9月出版。英文原版书名《SystemVerilog for Verification》(2nd edition)。

   《SystemVerilog与功能验证》，机械工业出版社2010年10月出版。

   《SystemVerilog数字系统设计》,电子工业出版社2011年2月出版。英文原版书名《Digital System Design with SystemVerilog》。

狮子座硅农（Leo ICer）
关注
  • 2
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Verification MethodologyManualforSystemVerilog
08-26
Synopsys 公司出品，业内权威。清晰PDF文档（非扫描）
Josh‘s Notes: SystemVerilog 验证 (Part 1 — 验证导论)
Josh_Gao
05-31 888
在开始学习有关 System Verilog 语言的细节之前，需要理解如何制订计划来验证手中的设计，以及整个验证计划对 testbench 结构的影响。就像所有房子都有厨房、卧室和浴室一样，所有 testbench 也都需要共享一些用于产生激励、检验响应的结构。本文对 testbench 的构建和设计给出一些引导性的建议和编码风格方面的参考，以满足不同的需要。
System Verilog图书推荐
OpenFPGA的博客
11-23 2323
SystemVerilog是一种硬件描述和验证语言（HDVL）（以下简称SV），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数...
IC验证——SystemVerilog基本语法
热门推荐
知识，既贵，又便宜。
06-04 1万+
SV和Verilog的语法类似，和C/C++也有些共性，基本SV可包含Verilog的所有规则，本文会在以下博文内容外做补充，若有相异处下文会特意指出。
SystemVerilog与功能验证-学习笔记——第一章：功能验证技术与方法学概要（一）
树下等苹果的博客
04-10 1348
功能验证技术与方法学概要1.1 功能验证与验证平台1.1.1 专用芯片设计流程1.1.2 什么是验证1.1.3 验证平台可以做些什么1.1.4 功能验证流程1.2 验证技术和验证方法学1.2.1 黑盒、白盒与灰盒验证1.2.2 验证技术1.2.3 验证存在的挑战1.2.4 验证方法学1.2.5 断言验证1.2.6 覆盖率驱动验证   本章从芯片设计流程入手，讨论功能验证在整个流程中的位置及其所涵盖的内容，并介绍目前流行的各种验证技术和验证方法学，最后介绍常用的验证语言SystemVerilog、E、PSL
A Practical Guide for SystemVerilog Assertions配书光盘
10-01
1.1 What is an Assertion? 7 1.2 Why use SystemVerilog Assertions (SVA)? 8 1.3 SystemVerilog Scheduling 10 1.4 SVA Terminology 11 1.4.1 Concurrent assertions 11 1.4.2 Immediate assertions 12 1.5 Building blocks of SVA 13 1.6 A simple sequence 14 1.7 Sequence with edge definitions 16 1.8 Sequence with logical relationship 17 1.9 Sequence Expressions 18 1.10 Sequences with timing relationship 19 1.11 Clock definitions in SVA 21 1.12 Forbidding a property 22 1.13 A simple acfion block 24 1.14 Implication operator 24 1.14.1 Overlapped implication 25 1.14.2 Non-overlapped implication 26 1.14.3 Implication with a fixed delay on the consequent 27 1.14.4 Implication with a sequence as an antecedent 29 1.15 Timing windows in SVA Checkers 30 1.15.1 Overlapping timing window 33 1.15.2 Indefinite timing window 33 1.16 The "ended" construct 35 viii A PRACTICAL GUIDE FOR systemverilog assertions 1.17 SVA Checker using parameters 39 1.18 SVA Checker using a select operator 40 1.19 SVA Checker using "true expression 41 1.20 The "Spast" construct 43 1.20.1 The Spast construct with clock gating 45
SVA(system verilog assertions)基础
zhuzhiqi11的专栏
10-31 5364
1什么是断言：   断言就是在模拟过程中根据我们事先安排好的逻辑是不是发生了,如果发生断言成功，否则断言失败。 2断言的执行分为：预备（preponed）观察(observed)响应(reactive). 3断言的分类：并发断言（基于时钟）和即时断言（基于语义）。 4SVA（system Verilogassertions）：块的建立： 序列：   Sequencename_of_se
system verilog入门
xiaozi0221的博客
05-21 6018
参考教程连接地址，有可能需要翻墙。
systemverilog参考资料
04-22
systemverilog参考资料，对于systemverilog的初学者非常合适的一本书。
system verilog 讲座，夏宇闻，pdf格式，相当经典
09-08
system verilog 讲座，夏宇闻，pdf格式，相当经典
A Practical Guide for SystemVerilog Assertions
04-12
单独介绍system verilog中assertion的语法及应用，由浅入深，非常全面地讲述了assertion
systemverilog经典教程
03-24
systemverilog经典教程，很有用！！！
SystemVerilog 语言参考手册3.1a 中文+英文版
09-08
SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集
SystemVerilog验证教程（一）--Test Plan and Design Verification Environment
qq_31019565的博客
01-22 6928
SystemVerilog 教程（一）–SystemVerilog概述 SystemVerilog TestBench的功能 SystemVerilog
SystemVerilog语法知识
Guchen666的博客
10-26 5678
目录Q：logic和wire、reg的区别Q：数组、队列的常用方法Q：program 和 module 的区别Q：为什么program中不允许使用always块？Q：fork...join创建线程Q：线程间通信事件——实现线程的同步旗语——实现对同一资源的访问控制信箱——实现线程间信息的传递Q：DPI传入类型？ Q：logic和wire、reg的区别 Verilog中 wire 和 reg 的区别： wire表示导线结构，reg表示存储结构。 wire使用assign赋值，reg赋值定义在always、i
深入浅出FPGA-12-VMM（验证方法学）
Rill的专栏
08-17 9025
引言 验证方法学手册即为《Verification Methodology Manual》的直译。 　　VMM是大规模集成电路(IC)设计验证领域的一种高级验证方法学。 　　VMM验证方法学主要由ARM和synopsys公司的设计验证领域的专家共同设计，用于开发先进的验证环境。 　　VMM验证方法学的语言基础是systemverilog语言。它所有的方法学基础都是来自于systemveri
【system verilog for design】verilog 1995/2001/system verilog标准语法的一些演进
moon9999的博客
07-06 624
前言 最近在学习一些verilog/system verilog for design的基础知识，觉得有些东西总结总结还是挺好的，毕竟好记性不如烂键盘； 正文开始 verilog有1995和2001两个标准，之后便合入到system verilog标准中了，因此结合最近看的课总结一下语法的演进； verilog-1995 module parameter function task always @ assign wire reg + = * /
深入学习SystemVerilog：数字IC验证的关键语言
“数字IC验证-SystemVerilog语言”是一份专为数字集成电路验证工程师设计的学习资料，涵盖了SystemVerilog语言的详细内容。这份资源适用于不同级别的验证工程师，无论是初学者还是经验丰富的专家，都能通过学习...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

狮子座硅农（Leo ICer）

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值