VHDL学习笔记-（1）Generic类属

最新推荐文章于 2024-03-02 18:00:39 发布

卡拉迪亚的曙光

最新推荐文章于 2024-03-02 18:00:39 发布

阅读量2k

点赞数

文章标签：学习 vhdl

本文链接：https://blog.csdn.net/qq774007409/article/details/123143249

版权

类属：

1.常以一种说明的形式放在实体或块结构提前

2.提供了一种静态通道

3.与常数不同，常数只能从内部得到赋值且不能再改变，而类属可以由外部提供，比如

use WORK.constants.all

类属参量以关键词generic引导一个类属参量表

表中提供时间参数或总线宽度等静态信息

与常数十分相似，但却可以从设计实体外动态的接受赋值，行为上又有点类似端口port

component MUX21_GENERIC
Generic (NBIT: integer:= numBit;
         DELAY_MUX: Time:= tp_MUX);
Port ( A :    In    std_logic _vector(NBIT-1 downto 0);
       B :    In    std_logic _vector(NBIT-1 downto 0);
       SEL :  In    std_logic;
       Y :    Out   std_logic _vector(NBIT-1 downto 0));
end component;