FPGA入门笔记五 VHDL基本语法-框架

最新推荐文章于 2024-08-10 21:29:54 发布

yangshoub

最新推荐文章于 2024-08-10 21:29:54 发布

阅读量1w

点赞数 7

分类专栏： FPGA 文章标签： fpga VHDL ieee Top_Module

本文链接：https://blog.csdn.net/yangshoub/article/details/74012529

版权

本文介绍了FPGA学习的基础，特别是针对XC7K325T项目，涉及VHDL的基本语法，如引用库、实体（Entity）的使用。讲解了如何使用IEEE库和Xilinx的UNISIM库，并通过实例展示了实体的结构体描述，包括行为描述、结构描述和数据流描述。文章以理解Top_Module顶层文件框架为目标，适合初学者快速掌握VHDL入门知识。

摘要由CSDN通过智能技术生成

准备开始学习项目程序，XC7K325T，由于用到了VHDL，先学习一些简单的语法，能看懂程序就行，重点还是verilog。

1、引用库

library IEEE; //表示打开IEEE库，因为IEEE库不属于VHDL的标准库，所以使用库的内容要先声明
use ieee.numeric_std.all; //USE和ALL是关键词，表示允许使用IEEE库中numeric_std程序包中的所有内容，这个程序包主要是用来做数据类型转换
use ieee.std_logic_unsigned.all;
use ieee.std_logic_misc.all;
use ieee.std_logic_1164.all;
library UNISIM; //UNISIM是xilinx的库函数，为了仿真使用。Using this declaration, the simulator references the functional models for all device primitives. In addition to this declaration, you must compile the library and map the library to the simulator.
use UNISIM.VCOMPONENTS.ALL;