verilog实现二进制计数器，约翰逊(Johnson)计数器，环形计数器

最新推荐文章于 2022-06-08 21:42:55 发布
最新推荐文章于 2022-06-08 21:42:55 发布
阅读量1.1w 收藏 52
点赞数 4
分类专栏： verilog 仿真 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_15026001/article/details/89918709
版权
这篇博客详细介绍了如何使用Verilog语言实现4位二进制计数器、约翰逊计数器和环形计数器，包括异步复位和同步复位的实现。提供了相应的Verilog代码和仿真结果，对比了三种计数器的特点。
摘要由CSDN通过智能技术生成

https://github.com/zsylov/verliog-study/blob/master/2019.5.6%E8%AE%A1%E6%95%B0%E5%99%A8.md

用verilog实现一个4bit二进制计数器。
====
a) 异步复位

b) 同步复位

input clk, rst_n; 

output [3:0] o_cnt;
```verilog
`timescale 1ns/1ps
module Syn_counter(
                input clk,rst_n,
                output[3:0] o_cnt
                    );
  reg [3：0] o_cnt_r;
  always @ (posedge clk)
    if(!rst_n)
      o_cnt_r <= 4'b0000;
      else if(o_cnt_r == 4'b1111) o_cnt_r <= 4'b0000;
    else
      o_cnt_r <= o_cnt_r + 1'b1;
  assign o_cnt =o_cnt_r;
endmodule

`timescale 1ns/1ps
module aSyn_counter(
                input clk,rst_n,
                output[3:0

最低0.47元/天 解锁文章
Mr.zhang_FPGA
关注
专栏目录
verilog实现60进制计数器
06-03
综上所述，`verilog实现60进制计数器`涉及到Verilog语言的基本构造，如always块、条件赋值、时钟边沿检测、复位逻辑，以及对60进制计数的特殊处理。测试代码则使用了模拟环境和断言来验证设计的正确性。在实际工程中...
使用Verilog语言进行FPGA开发，生成二进制计数器
01-15
使用Verilog这种硬件描述语言，用软件ModelSim及Quartus II，在FPGA完成二进制计数器。
[文档].艾米电子 - 二进制计数器及其变体，Verilog
weixin_34161032的博客
12-10 223
对读者的假设 已经掌握： 可编程逻辑基础 Verilog HDL基础 使用Verilog设计的Quartus II入门指南 使用Verilog设计的ModelSIm入门指南 内容 1 free-running二进制计数器 自由运行二进制计数器就是按照二进制形式不断循环计数。例如，4位的二进制计数器的从0000数到1111，然后翻回来重新数。 代码1 free-ru...
二进制计数器_verilog_
10-03
一个简单的二进制计数器，但将其拆分为数据通路和状态机，便于理解学习
常用计数器的verilog实现（binary、gray、one-hot、LFSR、环形、扭环形）
weixin_34007020的博客
06-15 1573
2013-06-15 22:11:35 常用计数器的verilog实现（binary、gray、one-hot、LFSR、环形、扭环形） 代码测试功能正确，时间有限，错误难免；如有错误，欢迎指正。  binary（二进制）计数器 很简单，可根据需要完成同步或异步复位、置数、使能的功能。 在ISE的language template中有各种计数器，可进行参考。下面给出一个带有同步复位、...
约翰逊计数器
04-09
约翰逊计数器 FPGA 约翰逊计数器 FPGA 约翰逊计数器 FPGA
johnson 计数器
11-06
johnson计数器 verilog源代码
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
应用74LS160实现24进制计数器
05-22
利用2片74LS160实现24进制计数器，DMU
verilog4位计数器
05-26
这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改
3bit计数器verilog代码
08-10
给verilog初学者提供一个参考实例，代码简单，学习方便
环形计数器、扭环计数器（内含文档及verilog HDL代码）
05-19
移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。
基于Johnson计数器的流水灯Verilog/VHDL程序
08-01
基于Johnson计数器的流水灯程序： 用四个按键分别去控制4个LED指示灯进行4种状态的流水灯显示，这四种状态分别为：流水灯左移、流水灯右移、流水灯移动和流水灯停止。逻辑功能可以简单地划分为三个部分：即按键检测逻辑、键值采集和控制信号产生以及流水灯开关和方向控制。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。
Verilog实现可逆计数器（FPGA）程序
04-25
Verilog实现可逆计数器，可根据需要调节周期，且该程序已在Basys2开发板上验证成功。
JOHNSON计数器，环形计数器，普通计数器
geter_CS的博客
07-22 1358
1.普通4bit计数器，n为计数，2^n个状态： module top_module (); reg clk=0; always #5 clk = ~clk; // Create clock with period=10 initial `probe_start; // Start the timing diagram `probe(clk); // Probe signal "clk" // A testbench reg reset; initial begin
Johnson Counter/约翰逊计数器
热门推荐
NJUzzf98的博客
06-08 1万+
Johnson Counter，约翰逊计数器，是一种环形计数器.
[笔记] Johnson计数器(十)
weixin_34256074的博客
10-25 504
一、Code module johnson( // input input clk_50, input rst_n, input key3,key2,key1, // output output[17:0] ledr ); //parameter ledr_dir = 1'b0; //1'b1--right,1'b0--left //parameter ledr_on...
FPGA学习笔记23 -- Johnson 计数器
weixin_43323123的博客
03-14 761
module johnson(clk,clr,out); input clk,clr; output[3:0] out; reg[3:0] out; always @(posedge clk or posedge clr) begin if (clr) out<= 4'h0; ...
verilog实现 10进制计数器与60进制计数器级联
最新发布
05-25
下面是一个简单的Verilog代码，实现了10进制计数器与60进制计数器的级联。 ```verilog module counter_10( input clk, // 时钟信号 input rst, // 复位信号 output reg [3:0] count // 4位10进制计数器的输出 );...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值