SystemVerilog Assignment patterns

最新推荐文章于 2023-08-25 20:37:03 发布
最新推荐文章于 2023-08-25 20:37:03 发布
阅读量1k 收藏
点赞数
文章标签： systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_17506901/article/details/122033158
版权

subarray的定义subarray的定义
10.9 Assignment patterns
在这里插入图片描述
在这里插入图片描述
assignment pattern 和 assignment pattern expression不一样, 区别见文法.
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 优先设置index:value显示指定的元素的值.
  • array的element type, subarray type就是array的type; 如果显示由type:value指定了, 则设置元素的值.
  • 如果没有直接指定array type的value, 递归应用type和default key
    • array of array (最终会拆到某个非array type的类型, 如simple bit vector, struct, int, real…)
    • array of structure (应用struct的规则)

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 显示指定
  • 由type:value设定不同type字段的值
  • default:value
    • is simple bit vector
    • is not array or structure

在这里插入图片描述

DC的支持:
在这里插入图片描述
在这里插入图片描述
DC manual说不支持array pattern keys

殷泽润
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
【从零开始学习 SystemVerilog】2.8、SystemVerilog 数据类型—— Unpacked Arrays（非压缩数组）
努力，加油每一天鸭~
09-09 281
【从零开始学习 SystemVerilog】2.8、SystemVerilog 数据类型—— Unpacked Arrays（非压缩数组）
systemverilog assertion handbook
10-23
如书名，关于assertion的书籍
Assignment to constant variable解决办法
zumengbuting的博客
04-26 1万+
Assignment to constant variable:给常量赋值 此处openid为常量，不能赋值，只能==
硅芯思见：SystemVerilog中unpacked数组的assignment pattern
m0_46345246的博客
04-20 2136
在SystemVerilog中根据数组中元素的存储方式，将数组细分为了packed数组和unpacked数组，packed数组一般使用拼接（{}）操作实现初始化赋值，unpacked数组则使用数值列表（‘{}）的方式实现初始化赋值。根据大家熟知的绿皮书《SystemVerilog For Verification 2nd》中示例Sample 2.7中使用default等方式进行赋值，但是这个示例的仿真可能与我们期望的并不一样，仿真结果如下。 示例的仿真结果如下： 纳尼？为什么编译都不通过。主要.
Verilog报错原因及解决方案
HGGshiwo的博客
12-03 1万+
序号 报错 解决方案 1 Port connections cannot be mixed ordered and named 使用实例的时候.()的.没有加 2 module instantiation should have an instance name 匿名调用组件，应该在实例后增加组件名 3 Instantiating < XXX > from unknown module < XXX > moudle内代码的名字和文件名不一致，如果改了还是不行，...
java中assignments,Operators and Assignments(2)-JSP教程,Java基础
weixin_31111259的博客
03-11 222
objective 2)determine the result of applying the boolean equals(object) method to objects of any combination of the classes java.lang.string java.lang.boolean and java.lang.object.the equals method ca...
systemverilog学习 --- 数组操作（二）
weixin_45614076的博客
08-24 1715
systemverilog学习 --- 数组操作（二）
verilog报错
weixin_51328294的博客
08-25 709
放在.v文件的第一行，如果上方命令引用该文件的参数，则会报错。define用法：`define ASIZE 13。`include "相对路径"
Systemverilog中array的记录
W1Z1Q的专栏
04-08 468
本文记录systemverilog中array类型。
System_Verilog打印格式
追梦赤子心
11-18 3万+
system_verilog display format 1. 简介 $display 和 $write的区别: $display系的系统函数：会在输出的末尾自动添加换行符(newline character); $write系的系统函数：光标会停留在输出的末尾，不会自动换行。 $display 和 $write相同之处： 按照参数列表的顺序输出参数； 参数可以是引号内的字符串(quo...
2023版本SystemVerilog标准
最新发布
03-20
2023版本SystemVerilog标准
test for SystemVerilog
06-22
test for SystemVerilog
SystemVerilog标准手册
10-29
systemverilog的IEEE标准文档，学习SV的最好参考资料,下载于IEEE官网，１８００－２０１７
systemverilog.rar
08-15
本人整理的systemverilog和Verilog资料合集，很多内部的资料自己都已经学习，都是精挑细选的好资料，一次下载齐全，不用找来找去
HLSL errors and warnings (HLSL 错误及警告)
痞子龙3D编程
06-30 1万+
HLSL errors and warnings Error and warning codes that a shader can return. Constant/value Description ERR_COMMENTEOF1001 A comment continues past the end of file
Java - 表达式和赋值语句(Expressions & Assignment Statements)
UoM_XiaoShuaiShuai的博客
07-01 1487
Java - 表达式和赋值语句(Expressions & Assignment Statements)标识符(Identifier) The name of a variable(or other items you might define like method names, class names, etc) is called an identifier.An identifier ca
【gRPC报错】 Assignment not allowed to message, map, or repeated field “rect“ in protocol message object
everysigleday的博客
11-22 995
报错原因grpc中的字段rect不允许被赋值rect是的对象。
c++报错:lvalue required as left operand of assignment
热门推荐
m0_60352504的博客
03-18 5万+
在编程时出现报错: lvalue required as left operand of assignment 出现此错误原因，是因为，等号左边是不可被修改的表达式或常量。而表达式或常量不能作为左值。归根结底类似于 3=b; 这种错误。 而查看代码发现，是判断出了问题 if(!strA.compare(strB)&&!strC.compare(strD)&&n1=n2){ ... } 由于n1==n2漏写一个等于号，造成括号内由判断条件变成了赋值语句：左值=n2。而由
DB2 Error Messages (Sorted by SQLCODE)
weixin_34341229的博客
08-02 2663
DB2 Error Messages (Sorted by SQLCODE) DB2 Error Messages (Sorted by SQLCODE) SQLCODESQLSTATEDescription 000 00000 The SQL statement finished successfully. 01xxx The SQL statemen...
Systemverilog
12-21
SystemVerilog是一种硬件描述语言（HDL），它是对Verilog的扩展和增强。SystemVerilog提供了一些新的特性和功能，使得硬件设计和验证更加方便和高效。以下是SystemVerilog的一些主要特点： 1. 对象导向编程（OOP）：SystemVerilog引入了类和对象的概念，使得硬件设计和验证可以更加模块化和可重用。通过使用类和对象，可以更好地组织和管理设计和验证代码。 2. 事务级建模（TLM）：SystemVerilog引入了TLM的概念，使得设计和验证可以在更高的抽象级别上进行。TLM允许设计和验证人员以事务的方式进行交互，从而提高了开发效率和代码可读性。 3. 强大的数据类型支持：SystemVerilog提供了丰富的数据类型，包括整数、实数、枚举、结构体等。这些数据类型的支持使得设计和验证可以更加灵活和精确。 4. 接口和端口：SystemVerilog引入了接口和端口的概念，使得设计和验证可以更好地进行模块化和连接。通过使用接口和端口，可以更好地定义模块之间的通信和交互。 5. 断言和约束：SystemVerilog引入了断言和约束的概念，使得验证可以更加全面和准确。通过使用断言和约束，可以对设计进行静态和动态的验证，从而提高了验证的可靠性和效率。 6. UVM集成：SystemVerilog与UVM（通用验证方法）紧密集成，使得验证工程师可以更好地使用UVM进行验证。UVM提供了一套验证方法和工具，可以帮助验证工程师更好地组织和管理验证环境。 总之，SystemVerilog是一种功能强大的硬件描述语言，它提供了丰富的特性和功能，可以帮助设计和验证人员更好地进行硬件开发和验证工作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值