NAND FLASH 笔记

最新推荐文章于 2024-09-28 11:35:21 发布

风且行

最新推荐文章于 2024-09-28 11:35:21 发布

阅读量2.4k

点赞数 4

分类专栏： nand flash

本文链接：https://blog.csdn.net/qq_20785973/article/details/83819400

版权

nand flash 专栏收录该内容

0 篇文章 0 订阅

订阅专栏

关于镁光的MT29F128G08CFAAAWP-IT.

1、根据芯片类型提取关键信息。classF=2Die/2CE/2R_B/common，A=async only，WP=48-pin TSOP（CPL）。

2、同步/异步信号引脚描述

3、48-pin TSOP 类型

4、功能框图

5、每个逻辑单元（LUN）的阵列组织

1个LUN对应两个plane，一个plane对应2048个block，一个block对应56个pages，一个page等于(8K + 448 bytes)。
注意：
1.CAx =列地址，PAx =页面地址，BAx =块地址，LAx = LUN地址; 页面地址，块地址和LUN地址统称为行地址。
2.使用同步接口时，内部强制CA0为0; 一个数据周期总是返回一个偶数字节和一个奇数字节。
3.列地址8640（21C0h）到16,383（3FFFh）无效，超出界限，设备中不存在，无法寻址。
4. BA [8]是平面选择位：
平面0：BA [8] = 0
平面1：BA [8] = 1
5. LA0是LUN选择位。只有在目标上共享两个LUN时才会出现; 否则，应保持低位。
LUN 0：LA0 = 0
LUN 1：LA0 = 1
6.对应五个地址的值输入情况。

6、异步接口

注意：1。异步接口处于活动状态时，DQS处于三态。
2. WP＃应偏置为CMOS LOW或HIGH备用。
3.该表的模式选择设置：H =逻辑电平HIGH; L =逻辑电平LOW; X = VIH或VIL。

6.1、异步启用/待机
芯片使能（CE＃）信号用于启用或禁用目标。当CE＃驱动为低电平时，该目标的所有信号都被使能。 CE＃LOW时，目标可以接受命令、地址、数据I / O。 NAND闪存包中可能有多个目标。每个目标由其自己的芯片使能控制;第一个目标（目标0）由CE＃控制;第二个目标（如果存在）由CE2＃等控制。
当CE＃驱动为高电平时，即使目标处于忙状态，也会禁用目标。禁用时，除CE＃，WP＃和R / B＃外，所有目标信号均被禁用。此功能也称为CE＃“Do not Care”。当目标被禁用时，其他设备可以利用与NAND闪存共享的禁用的NAND信号。
目标在禁用且不忙时进入低功耗待机状态。如果目标在禁用时处于忙碌状态，则目标在所有die（LUN）完成其操作后进入待机状态。待机有助于降低功耗。

6.2、异步总线空闲
当CE＃为低电平，WE＃为高电平，RE＃为高电平时，目标的总线空闲。
在总线空闲期间，所有信号都被启用，但DQS除外，DQS在异步接口处于活动状态时不使用。没有命令，地址和数据被锁存到目标中; 没有数据输出。

6.3、异步暂停数据输入/输出
暂停数据输入或数据输出分别通过保持WE＃或RE＃HIGH来完成。

6.4、异步地址锁存、命令锁存、数据输入输出等周期图：

异步命令
当CE＃为低电平，ALE为低电平，CLE为高电平，RE＃为高电平时，在WE＃的上升沿从DQ [7：0]向命令寄存器写入异步命令。
处于busy (RDY = 0)状态的die（LUN）通常会忽略命令; 然而，一些命令，包括READ STATUS（70h）和READ STATUS ENHANCED（78h），即使在忙碌时也会被die（LUN）接受。

异步地址
当CE＃为低电平，ALE为高电平，CLE为低电平，RE＃为高电平时，异步地址在WE＃的上升沿从DQ [7：0]写入地址寄存器。
不属于地址空间的位必须为低电平（请参见器件和阵列组织）。每个命令所需的周期数不尽相同。请参阅命令说明以确定寻址要求（请参阅命令定义）。
地址通常被die（LUN）忽略当其处于busy（RDY = 0）; 但是，即使在忙碌时，某些地址也被die（LUN）接受; 例如，遵循READ STATUS ENHANCED（78h）命令的地址周期。

异步数据输入
当CE＃为低电平，ALE为低电平，CLE为低电平，RE＃为高电平时，数据在WE＃的上升沿从DQ [7：0]写入所选die（LUN）的高速缓冲寄存器。未选择或忙碌（RDY = 0）的die（LUN）忽略输入的数据。

异步数据输出

如果数据处于READY状态，则可以从芯片（LUN）输出数据。在NAND闪存阵列的READ操作之后支持数据输出。当CE＃为低电平，ALE为低电平，CLE为低电平且WE＃为高电平时，数据在RE＃的下降沿从所选芯片（LUN）的高速缓冲寄存器输出到DQ [7：0]。
如果主机控制器使用30ns或更大的tRC，主机可以在RE＃的上升沿锁存数据（有关正确的时序，请参见图22）。如果主机控制器使用小于30ns的tRC，主机可以在RE＃的下一个下降沿锁存数据（有关扩展数据输出（EDO）时序，请参见图23（第34页））。
使用READ STATUS ENHANCED（78h）命令可防止交错die（多LUN）操作后的数据争用。 发出READ STATUS ENHANCED（78h）命令后，为了使能数据输出，发出READ MODE（00h）命令。
处于busy（RDY = 0）的die（LUN）通常会忽略数据输出请求; 但是，即使die（LUN）忙，可以通过首先发出READ STATUS（70h）或READ STATUS ENHANCED（78h）命令，使状态寄存器输出数据。