简单乘法器和除法器的FPGA设计

△串行乘法器设计--见模块serial_multplier ,8位的乘法器实现基本思路为,a的值,分别乘以b的每一个值(b<<1),然后相加。主要计算程序如下。流水线乘法:节约资源,浪费时间。算一次乘法要13个时钟。若用多个寄存器同时缓存中间变量,可设计并行的乘法器。仿真程序仿真结果小结:乘法器的设计思想,其实就是把乘法还原成加法来实现。注意一点...
摘要由CSDN通过智能技术生成

△串行乘法器设计

--见模块serial_multplier ,8位的乘法器实现

基本思路为,a的值,分别乘以b的每一个值(b<<1),然后相加。

主要计算程序如下。流水线乘法:节约资源,浪费时间。算一次乘法要13个时钟。若用多个寄存器同时缓存中间变量,可设计并行的乘法器。

仿真程序

仿真结果

  • 0
    点赞
  • 17
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

时间看得见

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值