capture 17.2
文章平均质量分 59
ltqshs
高速硬件设计、软件开发一体
展开
-
Allegro添加相对传输延迟的等长规则设置
怎么去添加相对传输延迟的等长规则,首先讲述的是通过直接添加法去添加,直接添加法只适用于点对点的传输模式,中间没有任何串阻、串容的情况,具体操作如下所示:01 打开规则管理器打开规则管理器,执行菜单命令Setup-Constraints,在下拉菜单中选择Constraint Manager,如图1所示,进入到规则管理器中;图1 规则管理器示意图02 Relative Propagation Delay进入到规则管理器之后,在CM左侧的目标栏中选择Net,在Net中选择相对传输延迟选项Relativ原创 2022-05-15 13:17:20 · 3672 阅读 · 0 评论 -
Allegro删除Out of data shape铜皮框
通常我们在设计完成之后,需要对所有的铜皮进行smooth处理,在进行smooth处理的时候,有时会因为铺铜的错误操作,出现一块或者几块铜皮不能更新,出现Out of data shape的问题,如图1所示。图1 无法更新铜皮示意图这种情况,是因为重新铺铜之前没删干净原来的铜皮或者是一块铜皮完全被包含在另一块铜皮里造成的,那块小的铜会被挤得消失了,但是boudary还在。那么本文将介绍如何精准的定位Out of data shape,具体操作如下:第一步 查看图层首先查看Out of data原创 2022-05-15 13:08:47 · 3628 阅读 · 0 评论 -
Orcad绘制的原理图中更改器件位号后,元器件位号有下划线如何删除
Orcad绘制的原理图中的位号有下划线如何删除我们在使用16.6版本的Orcad软件绘制原理图的时候,会出现这样的情况,就是从库里面放置的元器件的编号是没有问题的,但是手动对这个元器件的编号进行修改之后呢,就会出现这个编号的下面会出现一个下划线,如图3-197所示,我们这里讲解下,怎么去掉这个元器件编号下面的下划线,具体的操作步骤如下:图3-197 元器件编号下划线示意图 第一步,选中有下划线的元器件,比如图3-198所示的C110这个器件,然后单击鼠标右键,在下拉的菜单中选择User Assi原创 2022-03-07 10:13:17 · 2845 阅读 · 0 评论 -
Cadence/AllegroDRC警Name名称太长
问题: #2 Warning [ALG0016] Part Name “CAP _POL_CAPAE1030X1050N_35V/330U” is renamed to “CAP _POL_CAPAE1030X1050N_35V/33″.报错类型:DRC报错,名称太长导致警告解决办法:修改元件的Value值,或者如下图更改字符的长度。...原创 2021-12-29 11:17:42 · 7690 阅读 · 0 评论 -
ORCAD创建元件库时,格点对不起怎么办
原创 2020-07-01 16:00:18 · 920 阅读 · 0 评论 -
OrCAD Capture CIS 17.2导入Altium Designer原理图
1、打开OrCAD Capture CIS2、如下图,导入工程图。见下图1。图1:导入altium 文件3、选择PrjPCB File ,可以是.PrjPCB的工程文件,也可以是.SchDoc的原理图文件。其他的默认就好见下图2。图2:选择 .PrjPCB或 .SchDoc文件注意:一定要是ascii的.SchDoc文件,不然导入不成功保存为ascii的.SchDoc 文件步骤 见下图:步骤1:选中原理图,另存为…。记住每个都要单独选中,并保存。 见下图3。图3:另存为步骤2原创 2020-05-13 10:17:14 · 6903 阅读 · 0 评论 -
OrCAD Capture CIS 封装库的路径设置
摘要:Cadence 系列软件定位服务器互联方式的应用,因此在OrCAD中不能直接引用用户自定义的封装路径,本文介了如何给设置用户自定义封装路径的方法。详细操作如下:打开OrCAD Capture CIS,会在信息窗口显示OrCAD初始化文件的路径所在,如图1所示。图1 刚打开OrCAD Caputer CIS时信息窗口的显示内容本例选用某RFIC芯片来做演示,如图2所示。图2 某RFIC的原理Symbol这时,选中它,右键,选择Show Footprint,如图3所示,此时,由于系统没有转载 2020-05-13 09:44:29 · 15863 阅读 · 2 评论