DRAM

如图所示为DRAM的结构框图，bank = n*Array。即一个bank由若干个array(array 类似一张表格)组成。一片内存由若干个bank组成。类似一张bank由若干个表格组成。

1Gb:是指1G位空间。Array可寻址的范围不一样。

MUX;多路复选器。8个bank公用IO数据接口。地址线每个bank是独立的。一个bank一次可以读出8位数据，由于MUX的存在，一个Memory Device 一次可以读一个字节的数据。

MemoryDevice 公用地址线，控制总线，所以当发送地址后，每个memoryDevice都有效，都会有一个字节（8I/O为例）输出。

如上图所示为开发板上的memoryDevice。

控制引脚功能：

 BA0:BA1:memoryDevicebank选择信号。选择那一个bank,一个memoryDevice由若干个bank组成。

RAS：行地址锁存信号。低电平有效。

CAS：列地址锁存信号。低电平有效。

CKE:时钟使能信号。

如上图所示为Bank,即Rank。图中的DRAM代表：memoryDevice，Bank(这个Bank是指多个memory Device )也共享地址总线，数据总线，和控制总线，区别是用不同片选信号(CS )等一些控制信号。

异步：主机一方随时可以发送开始信号。

同步：主机和从机规定在时钟的上上升沿发送什么信号，在下降沿发送什么信号。

差分信号：主要应用在高频信号。